本发明涉及微处理机、单片微计算机（下简称微机）系统调试、开发工具，更具体地讲，本发明属于通用微机EPROM仿真技术及微机在线仿真调试装置。 在微机开发工具中，主要是CPU仿真技术，对于每一种CPU，均需同类CPU的开发工具或CPU仿真电路，因此基于CPU仿真技术的某种开发工具，很难通用于大多数8位/16位微机系统，且开发工具成本很高，研制工作量大，周期长。由于EPROM已实现工业标准化，因此EPROM仿真可支持大多数已采用标准化EPROM的微机系统的调试开发，不必改变开发工具的具体电路结构，就可对这些微机系统进行全实时仿真调试。下面称这些微机系统为目标机。在当前采用EPROM仿真方法的开发工具中，大多数不能返回目标机信息，另外的工具虽能返回目标机信息，但对目标机的控制不够全面，返回信息也不够，调试手段不全。
本发明的目的是提供一种通用微机EPROM仿真技术及微机在线仿真调试装置，在线仿真调试目标机，控制CPU复位端来控制目标机的运行，用RAM方式或I/O方式返回目标机信息，断点、跟踪、寄存器检查与修改、存储器检查与修改、输入输出口检查与修改调试手段。
下面结合附图作详细说明。
图1是通用微机软硬件调试开发工具结构图。
图2是8位/16位通用微机EPROM仿真模块原理图。
图3是16通道逻辑分析模块原理图。
本发明采用控制CPU复位脚的方法来控制目标机的运行。复位信号有效前保存目标机的状态信息，即状态保护，然后复位信号有效，目标机处于暂停状态，此时称为主机状态，开发工具响应操作员命令。当需要运行某程序时，复位信号失效，把映象的状态信息送回目标机，即状态恢复，然后执行该程序，此时称为目标机状态。在主机状态时，目标机中CPU处于复位状态，此时CPU内部的一些寄存器与状态，会进入初始化状态，以前的信息被丢失，为了保持调试过程中数据的连续性，必须采取措施来保存这些信息，对于大多数复位时初始化的寄存器和状态，在CPU工作时是可读的，因此在目标机状态向主机状态转变前，CPU首先读取这些寄存器和状态，传输给开发工具，在开发工具内设置有映象寄存器和状态位。对于个别不可读的寄存器和状态位，如可推导求得，就用推导值，否则由操作员管理相应的映象内容。其它一些复位时不改变内容的寄存器和状态位，根据需要的开发工具内建立或不建立映象寄存器和状态位。
用RAM方式返回目标机信息，是仅在需要返回信息时暂仿真RAM空间中若干字节作为返回信息的存储空间。由于在IBM-PC（兼容）机内开辟了仿真RAM的映象RAM，因而该存储空间的内容仅在暂存期间存储返回信息，平时还是仿真空间。
对于某些CPU，RAM方式不适用，而是用I/O方式返回目标机信息，使用引导字，仅在需要返回信息时才借用目标机中某二条输出线，在目标机状态，这二条输出线还是用于目标机的原设计用途，仅在需要返回信息时，这二条输出线上出现特定的引导字后，IBM-PC（兼容）机才截获这二条输出线上地返回信息数据。
本发明中的断点调试手段，是软件断点方式，是用一微型监控程序完成目标机的状态恢复和状态保护，断点处用断点指令（一条转移指令）替换，支持多断点调试。
在执行目标机程序前、主机状态下把断点处原先内容读取到开发工具中保存，然后在断点处置入一条转移指令，然后进入目标机状态，目标机程序执行到断点时，即转至监控程序。本发明中使用的是微型监控程序，任务有二：（1）在目标机状态下、目标机程序执行前，把开发工具中映象寄存器和状态位内容送至CPU中相对应的实际寄存器与状态位，使CPU在执行目标机程序前恢复原来的工作状态，然后转至欲执行目标机程序的地址。（2）在执行目标机程序过程中，一旦遇到断点指令，即进入监控程序的第二个任务，转至执行返回目标机信息程序部分，将当前需保存的寄存器值与状态位通过RAM方式或I/O方式返回至开发工具中保存。第二个任务执行完毕，即返回主机状态，然后恢复断点处原先内容。
本发明中的跟踪调试手段，是指令跟踪手段，是用一与断点调试手段相同的微型监控程序完成目标机的状态恢复和状态保护，在当前指令完成后将执行下一条指令处用断点指令（一条转移指令）替换，这样指令跟踪转化为断点问题。
本发明中的寄存器检查与修改、存储器检查与修改、输入输出口检查与修改调试手段，用透明操作的服务程序方法，所有检查操作不影响目标机的状态，所有修改操作不影响目标机中任何非操作对象的内容。基本方法是对于各种所需的操作（例如读取目标机中某个存储器空间内容）存在一个短小的服务程序。当需进行该项操作时，先把CPU复位后的程序空间内容（长度对应于该服务程序所要求的）保存在开发工具内，在该空间调入对应操作的服务程序，转入目标机状态执行该服务程序，操作完成后即返回主机状态，把保存在开发工具中的内容送回到原CPU复位后的程序空间。在读取目标机内的寄存器、存储器、输入口内容时，其信息通过RAM方式或I/O方式返回。在修改目标机内的寄存器、存储器、输出口内容时，新的数据就放在服务程序内的数据区，在执行服务程序时，将这些数据转移到所要求的操作对象内。
本发明中以通用微机仿真技术制成的微机在线仿真调试装置，其特点是可组成下列结构：
1·8位仿真，由IBM-PC（兼容）机1、打印机电缆2、通用微机EPROM仿真模块3、EPROM仿真电缆4和目标机8组成，打印机电缆连接IBM-PC（兼容）机和EPROM仿真模块，EPROM仿真电缆连接EPROM仿真模块和目标机。
2·16位仿真，由IBM-PC（兼容）机、打印机电缆、EPROM仿真模块和目标机组成，打印机电缆连接IBM-PC（兼容）机和EPROM仿真模块，EPROM仿真电缆连接EPROM仿真模块和目标机。16位仿真时仿真电缆是2条8位电缆，分别对应奇、偶地址。
3·16通道逻辑分析，由IBM-PC（兼容）机、打印机电缆、EPROM仿真模块、接续电缆5、逻辑分析模块6、逻辑分析电缆7和目标机组成，打印机电缆2连接IBM-PC（兼容）机和EPROM仿真模块，接续电缆连接EPROM仿真模块和逻辑分析模块，逻辑分析电缆连接逻辑分析模块和目标机。
4·8位仿真/8通道逻辑数据采集，由IBM-PC（兼容）机、打印机电缆、EPROM仿真模块、EPROM仿真电缆、接续电缆、逻辑分析模块、逻辑分析电缆及目标机组成，打印机电缆连接IBM-PC（兼容）机和EPROM仿真模块、接续电缆连接EPROM仿真模块和逻辑分析模块、EPROM仿真电缆连接EPROM仿真模块和目标机，逻辑分析电缆连接逻辑分析模块和目标机。
5·EPROM编程，由IBM-PC（兼容）机、打印机电缆和EPROM仿真模块组成，打印机电缆连接IBM-PC（兼容）机和EPROM仿真模块。在上述各种结构中，EPROM仿真模块作为IBM-PC（兼容）机的并行接口外设，由并行接口301、时序控制电路302、信号锁存及切换电路303、控制接口电路304、＃1仿真RAM305、＃2仿真RAM306、＃1总线切换电路307、＃2总线切换电路308、信号返回电路309组成。打印机电缆接至并行接口。并行接口中接至时序控制电路、时序控制电路发出各种控制信号，分别接至信号锁存及切换电路、控制接口电路、＃1仿真RAM、＃2仿真RAM、＃1总线切换电路、＃2总线切换电路、信号返回电路。并行接口与信号锁存及切换电路连接，同时信号锁存及切换电路分别与＃1仿真RAM、＃2仿真RAM、信号返回电路连接，信号返回电路接至控制接口电路。＃1总线切换电路接至＃1仿真RAM、控制接口电路和EPROM仿真电缆。＃2总线切换电路接至＃2仿真RAM、EPROM仿真电缆。控制接口电路中五条线RESET、 RESET、 WE、T1、T2根据需要接入EPROM仿真电缆。
在主机状态时，时序控制电路使控制接口电路中的RESET线、 RESET、线处于有效状态，迫使目标机处于复位状态，同时时序控制电路使信号锁存及切换电路处于有效状态，＃1仿真RAM和＃2仿真RAM由IBM-PC（兼容）机存取，而＃1总线切换电路、＃2总线切换电路处于高阻抗状态，隔开目标机与仿真RAM。信号锁存及切换电路在时序控制电路的控制下，把IBM-PC（兼容）机发来的8位并行数据解释为＃1仿真RAM的8位数据、地址低8位、地址高7位和读/写信号，＃2仿真RAM的8位数据、地址低8位、地址高7位和读/写信号。在IBM-PC（兼容）机对仿真RAM305、306进行写操作时，首先送8位数据，再送15位地址，最后一个写信号，这样完成一个写操作。如果是读操作，这时不送8位数据，在送出15位地址后，在时序控制电路控制下，信号锁存及切换电路将＃1或＃2仿真RAM的8位数据线切换成2组4位数据，由IBM-PC（兼容）机分组读入。信号返回电路负责把EPROM仿真模块的当前各种开关设置状态和反映目标机的一些信号状态（控制接口电路中的T1、T2线状态， WE与目标机中＃1EPROM的 CE线逻辑或运算结果状态），返回至IBM-PC（兼容）机。
在主机状态向目标机状态过渡时，时序控制电路首先把信号锁存及切换电路对仿真RAM305、306呈高阻抗态，仅接收来自信号返回电路的信号，将仿真的RAM305、306切换为目标机存取方式，使＃1、＃2总线切换电路有效，最后使控制接口电路中RESET线和 RESET线无效，目标机开始从复位状态起运行程序，即进入目标机状态。目标机状态向主机状态过渡是上述过程的逆过程。
在目标机状态，由于＃1仿真RAM与＃1总线切换电路、＃2仿真RAM与＃2总线切换电路取代了目标机中的＃1EPROM和＃2EPROM（＃2EPROM可不取代），从目标机角度看，它从仿真RAM中读取指令或数据，跟实际工作时从EPROM中读取指令或数据完全等价，因此，目标机是按实际工作环境全实时运行的，执行预先放入仿真RAM中的各种程序，包括目标机程序、监控程序和服务程序，完成各项操作。当需要返回目标机信息时，根据返回方式，有二种途径。用RAM方式时，因为控制接口电路中的 WE线已接至目标机中的MEMORY WE线，即＃1仿真RAM、＃1总线切换电路是接成目标机的RAM，因此当目标机中CPU对＃1仿真RAM305的地址空间范围内进行MEMORY写操作时，控制接口电路动作，使＃1总线切换电路中数据总线反向，由目标机中数据总线向＃1仿真RAM的数据线传输所需写的数据，完成写操作。用I/O方式时，控制接口电路中T1和T2线分别接至目标机中某二条输出线，分别为信号线与选通线，仅当返回目标机信息时，由监控程序或服务程序对这二条输出线进行写操作，使其产生一串行数据信号，开头是引导字，然后是有关数据，最后是结束识别字。这些信号经控制接口电路、信号返回电路、信号锁存及切换电路、并行接口，最后到IBM-PC（兼容）机，由IBM-PC（兼容）机完成引导字识别，在接收到有效的引导字后，接收确定长度的数据，最后接收结束识别字，只有正确接收到引导字和结束识别字，这次传输才有效。
在EPROM编程状态时，利用＃2仿真RAM插座的兼容性，将＃2仿真RAM从其插座上拨下，代之以欲编程的EPROM，编程过程与IBM-PC（兼容）机对＃2仿真RAM的读写过程基本相同，只是在适当时刻将编程电源Vpp送至EPROM芯片的Vpp脚。
逻辑分析模块是EPROM仿真模块的扩展模块，由时钟发生器601、时钟选择电路602、地址发生器603、地址锁存器604、缓冲器605、触发方式参数电路606、延时计数参数电路607、触发开关参数电路608、触发模式参数电路609、时钟选择参数电路610、限定输入参数电路611、触发延时电路612、采样控制电路613、触发模式比较电路614、限定触发比较电路615组成。时钟发生器连至时钟选择电路、时钟选择电路还连接时钟选择参数电路、逻辑分析电缆中的外部时钟线、地址发生器和触发延时电路。地址发生器还连接地址锁存器、接续电缆、采样控制电路。地址锁存器还接至接续电路，采样控制电路。采样控制电路还连接触发延时电路、触发方式参数电路、接续电缆。触发延时电路还连接延时计数参数电路和触发模式比较电路。触发模式比较电路还连接触发开关参数电路、触发模式参数电路、限定触发比较电路、缓冲器所连接的接续电缆部分。限定触发比较电路还连接逻辑分析电缆中的2路限定触发输入线、限定输入参数电路。缓冲器还连接逻辑分析电缆中16通道数据线。触发方式参数电路、延时计数参数电路、触发开关参数电路、触发模式参数电路、时钟选择参数电路、限定输入参数电路均连接接续电缆。
时钟选择电路在6档内部时钟和1路外部时钟（共7个时钟源）中选择一个，送至地址发生器，地址发生器对时钟计数，产生12位递增地址，送至通用微机EPROM仿真模块中的总线切换电路307、308，提供给仿真RAM305、306地址信号。地址锁存器用于锁存数据采集结束地址;然后用串行传输方式将锁存的结束地址值送至控制接口电路中的T2线，最后由IBM-PC（兼容）机接收该地址值。缓冲器用于对16路逻辑数据进行阈值电平判别、整形，经总线切换电路307、308送至仿真RAM305、306的数据线上。
触发方式参数电路、延时计数参数电路，触发开关参数电路、触发模式参数电路、时钟选择参数电路、限定输入参数电路，用于设置各种状态参数。它们接收来自控制接口电路中的串行信号，使用控制接口电路中的RESET线为信号线， RESET线为选通线。触发方式参数电路是触发方式设置，有起始触发和结束触发二种。延时计数时参数电路是延时计数值的时钟数，再送至采样控制电路。触发开关参数电路是触发开关字设置，决定16通道中哪些通道参与触发模式比较，哪些通道不参与。触发模式参数电路是触发模式字设置，决定16通道中哪些通道是高电平有效、哪些是有低电平有效。时钟选择参数电路是时钟选择字设置，供给时钟选择电路，选择7个时钟源中的一个。限定输入参数电路是限定触发输入方式字设置，决定2路限定触发输入对于触发模式比较电路的作用，有无关、高电平有效、低电平有效三种状态。限定触发比较电路根据限定输入参数电路给出的工作状态对2路限定触发输入进行比较，如符合预置值则输出有效信号给触发模式比较电路，否则是无效信号。触发模式比较电路根据触发开关参数电路、触发模式参数电路给出的工作状态，对来自缓冲器的数据流进行监视，与预置值比较，当两者相等且限定触发比较电路输出有效时，产生触发信号，经触发延时电路后送至采样控制电路。采样控制电路根据触发方式参数电路预置参数和来自触发延时电路的触发信号，给出合适的控制信号启停地址发生器、地址锁存器，且将采样控制电路的状态送至控制接口电路中的T1线。
本发明的优点是：可以极低成本实现EPROM仿真模块3和逻辑分析模块6，组成通用性很强的微机软、硬件开发工具，既具有EPROM仿真的低成本、CPU种类无关的特性，又具有CPU仿真时的断点、跟踪、寄存器检查与修改、存储器检查与修改、输入输出口检查与修改调试手段的特点。