薄型显示器的接口.pdf

下面介绍本发明的一个实施例。

图1是本发明彩色液晶显示器总的结构方框图。图中，Hsyc表示水平同步信号;Vsyc表示垂直同步信号;DR、DG和DB分别为红、绿、蓝显示数据信号。CK表示时钟信号。

Y轴显示区控制电路（Y轴原位调节电路）102是对水平同步信号Hsyc进行计数并确定在Y轴方向上显示区的控制电路，X轴显示区控制电路（X轴原位调节电路）101是对时钟信号CK进行计数并确定X轴方向上显示区的控制电路。

脉冲发生器103是在上述X轴和Y轴原位调节电路101和102两者都起作用时（即在消隐期之后）供产生写入显示数据所需的时钟信号用的电路。RAM（随机存取存储器）控制电路104是供产生写入或读取诸存
储器RAM105、106和107所需要的地址信号、写入信号和读数信号用的电路。这些存储器RAM105、106和107本身又是存储彩色显示数据DR、DG和DB用的电路。混色数据处理机108是将所述存储器RAM的读出数据按红、绿、蓝的顺序重新排列以便将它们变换成混色数据用的电路。定时信号发生器109是产生驱动X轴驱动电路112所需用的定时信号的电路。下面介绍工作原理。

当X轴原位调节电路101和Y轴原位调节电路102的输出端都处在“H”电平时，即当已经过了水平和垂直同步消隐周期时，脉冲发生器103将时钟信号φ₁输进RAM控制信号中，并在存储器RAM105、106和107中以八位为一个单位写入时钟显示数据DR、DG和DB。令所写入的显示数据在书写周期以外的周期中具有可读性，并将它们输进混色数据处理机108中。此混色数据处理机108将红、绿、蓝数据变换成一个单位的混色数据，并将它们输进X轴驱动电路112以驱动彩色面板11的各X电极。定时信号发生器109不但产生驱动上述X轴驱动电路112和Y轴驱动电路110所需用的定时信号，而且也产生读取存储器105、106和107用的读数定时信号。X轴驱动电路112能根据混色数据处理机108的显示输出数据驱动彩色面板111的各X电极，同时Y轴驱动电路110能驱动彩色面板111的Y电极以显示图象或字符。

图2是本发明的一个实施例。

取样脉冲发生电路205的作用是划分显示区周期的时钟信号CK的频率，并对数据进行取样和接收数据。串并行转换电路208、209和210是分别将红、绿、蓝串行显示数据转换成并行数据的转换电路。RAM211、212和213分别为存储红、绿、蓝并行数据用的存储器电路，并串行转换电路214、215和216则将存储器电路RAM211、212和213的并行数据分别转换成串行数据。“与”电路217、218和219和“或”电路220是有选择并顺次地将平串行转换电路214、215和216的输出分
别取出并分别以红、绿、蓝混合形式产生串行数据的选择门电路。

串并行转换电路231将串行混合显示数据转换成并行数据。书写地址计数器221经垂直同步信号Vsyc复位后对存储器电路RAM211、212、213的各地址进行计数。锁定脉冲（latch    Pulse）发生电路206每当计数到取样脉冲发生电路的八个取样脉冲时发生锁定脉冲，并锁定串并行转换电路208、209和210的各寄存器。此外，锁定脉冲发生电路206的锁定脉冲系输入到书写地址计数器中。

读出地址计数器224是读出存储器电路RAM211、212、213各地址用的计数器电路。选择电路233是用书写或读取存储器电路RAM211、212、213的各地址的方式转换地址线的电路，分频电路207则将时钟信号CK的频率分成更低的频率。环形计数器222由一个三进制环形计数器组成，它发出选择脉冲以便通过依次取出并串行转换电路214、215、216的红、绿、蓝显示数据从选择门电路217、218、219、220获得混合串行显示数据。1/8计数器223发出一个锁定信号用以锁定读出地址计数器224的计数器输入信号的显示数据和存储器电路RAM211、212、213加到并串行转换电路214、215、216的显示数据，还在每次有环形计数器222各进位信号的八脉冲输入时产生一个脉冲信号。

1/4计数器225每当有分频电路207的四个输出脉冲输入时为串并行转换电路231提供一个锁定信号，位移时钟发生器226则给装在X电极驱动电路232中的并行型四位位移寄存器发出位移时钟信号。锁定时钟发生器227发生锁定X轴电极驱动电路232和Y轴电极驱动电路230的数据用的锁定信号，帧信号发生电路228则给Y电极驱动电路230发出帧信号（Y电极的数据）。

交流-转换信号电路229改变X和Y电极驱动电路232和230驱动信号的极性，以便用交流驱动彩色液晶面板234。彩色液晶面板234是往X轴电极各透明电极加红、绿、蓝滤色镜制成的。X电极驱动电路
232驱动液晶面板234的各X轴电极，同时Y电极驱动电路驱动Y轴电极。

下面介绍本发明的工作原理。

Y轴显示区控制电路201接收Hsyc作为其输入，并往“与”电路202输出Y轴有效显示区时间的信号。

时钟信号作为“与”电路202的输出输入到X轴区控制电路203，该控制电路203将X轴有效区显示区时间的信号输出到“与”电路204。这里，由于Y轴显示区控制电路201和X轴显示区控制电路203都由若干可调式计数器组成，因而X方向和Y方向彩色液晶面板的有效显示范围可任意设定。其次，“与”电路204的输出是有效显示区中的时钟信号，因而显示数据DR、DG和DB都是有效的。

取样脉冲发生电路205将“与”电路204的输出频率分成1/4以产生取样脉冲，并发出数据取样脉冲作为串并行转换电路208、209、210的位移时钟。锁定脉冲发生电路206将取样脉冲发生电路205的取样脉冲频率分成1/8，并产生加到串并行转换电路208、209、210的锁定信号。

此外，该锁定脉冲系输入到书写地址计数器221的书写控制信号、选择电路233和存储器电路211、212、213中。因此将串并行转换电路的八位并行信号取样成预定地址，同时存储在存储器电路211、212、213中。每当存储这些信号时，锁定脉冲发生电路206的锁定脉冲使书写地址计数器221的计数增加，显示数据依次存储在各预定地址中。

下面再介绍阅读过程。锁定脉冲发生电路206没有锁定脉冲输出时，选择电路233选择读出地址计数器224的计数输出，存储器电路RAM211、212、213都处在读出工作方式下。于是这些存储器电路RAM211、212、213的显示数据受读出地址计数器224输出的访问并被输入到并串行转换电路214、215、216中。1/8除法器223的输出将
显示数据锁定在并串行转换电路214、215、216中。

分频信号C₁是用分频电路207划分点钟信号CK的频率产生的，这时它被输入到环形计数器222中。

如前所述环形计数器222是由三进制环形计数器组成，而此输出是作为各并串行转换电路214、215、216的位移时钟信号用的。因此并串行转换电路214、215、216的串行信号与各三进制环形计数器的信号一起依次有规则地输入选择门电路的各“与”电路217、218、219中。正因为如此，所以各选择门电路的“或”电路220输出由红、绿、蓝、红、……、蓝显示数据混合组成的串行数据。混合了的红、绿、蓝串行数据输入到串并行转换电路231中。该输出经1/4计数器225将频率分成1/4之后作为锁定信号被输入到串并行转换电路231，从而使该转换电路231将显示数据转换成诸如（红、绿、蓝、红）、（绿、蓝、红、绿）、（蓝、红、绿、蓝）、（红、绿、蓝、红）……等等的并行数据。

串并行转换电路231输出四位并行混合彩色显示数据0₁-0₄，如图4所示。

位移时钟发生器226通过延迟1/4计数器225的输出信号发出位移时钟，以便给接至X电极驱动电路232的四位并行型位移寄存器为串并行转换电路231的显示数据提供位移时钟。

锁定时钟发生器227发出锁定信号，以便锁定X电极驱动电路232四位并行位移寄存器的显示数据。当X轴电极的显示数据位移到其终端时，锁定时钟发生器227发出锁定时钟，从而同时使显示数据锁定，且各X电极在同一个定时时间被驱动。此外，各Y轴电极的显示数据位移，产生驱动下一个Y轴电极用的位移时钟信号。帧信号发生电路228发出成为Y电极驱动电路230的显示数据的帧信号，并通过划分锁定时钟发生器227的频率产生选择第一Y轴电极用的显示数据。此外，帧信号发生电路228将读出地址计数器224的输出清除到零，并发出将存储器电
路RAM211、212、213的地址变换成零地址用的复位脉冲。

图3是本发明所用的彩色液晶面板的电极结构图。图3中，Y₁、Y₂、……和Y_n表示彩色液晶面板的成组Y电极。字母R₁、G₁和B₁、R₂、G₂和B₂、……和R_n、G_n和B_n表示其上按红、绿和蓝色的顺序加有滤色镜的成组X电极，上述各X电极与各Y电极之间的交点形成彩色显示点。

图4是在输出并串行转换电路214、215、216的四位并行红、绿、蓝数据中的混色显示数据时的时间分配图。图2中，环形计数器222的输出R_CL、G_CL、和B_CL是从除法器207的输出C₁获得的，而显示数据则以分时的形式由选择门电路提取。于是“或”电路220的输出D₁顺次输出R（红）、G（绿）、和B（蓝）色的显示数据，如时间分配图中所示。上述显示数据D₁若由串并行转换电路231的位移时钟C₁位移4位（到D_SC），则由1/4计数器225的输出信号C₂锁定。结果，串并行转换电路231的四位并行输出0₁至0₄可输出混色显示数据，这从图4中即可以看出，从而使输出0₁按R、G和B的次序输出，输出0₂按G、B和R的次序输出，输出0₃按B、R和G的次序输出，输出0₄按R、G和B的次序输出。

图5是加到液晶驱动电路各接口信号的时间分配图。图5中，字母0₁至0₄表示串并行转换电路231的混色显示数据，字母S_CL表示装在X轴驱动线路232中的四位并行位移寄存器的位移时钟，字母L_CL表示装在X轴驱动线路232中的锁定电路的锁定信号和装在Y轴驱动线路230中的位移寄存器的位移时钟。字母FRM表示起动Y轴驱动线路230扫描用的扫描起动数据，这些数据是由图2的帧信号发生器228产生的。

符号M表示由平分上述FRM信号得出的信号，是图2所示的交流-转换信号发生电路的输出信号。

图6是本发明具体实施例的并串行转换电路614、615及616、选择门电路和环形计数器622的结构图。

图6中，开关645是用以将环形计数器622的计数值转换成二进制值或三进制值的转换开关。电阻器646是一个下拉电阻器。存储器RAM611、612和613的并行数据由并串行转换器614、615和616锁定。环形计数器计数出的三进制输出经过各“与”电路640、641和642产生并串行转换电路614、615和616用的位移时钟，以便将并串行转换电路614、615和616的数据依次串行通过各“与”电路617、618和619传送到“或”电路620。上述环形计数器的输出输入到1/9计数器623，以便在每次对三进制计数器的九个输出CL，计数时输出一个脉冲。于是在没有输出的情况下，各“与”电路640、641、642打开，以便将位移时钟传送到并串行转换电路614、615和616中，但在第九次计数时闭合。同时，1/9计数器的输出CL输入到存储器RAM611、612和613中，从而使这些存储器611、612和613同时输出到并串行转换器614、615和616中。延迟电路644使1/9计数器的输出CL₂延迟加到输出CL₃上。此输出CL₃促使上述存储器RAM611、612和613的并行数据将新数据锁定在并串行转换器中。因此存储器RAM611、612和613的并行数据都是八位数据，使新数据可以在每次八个所发射出的位移时钟输入以完成位移过程时传送，历时三进制环形计数器CL₁的周期时间。虽然到目前为止所介绍的是关于三进制环形计数器的例子，但当接通开关645时，用作二进制计数器的环形计数器622的动作过程与前述的一样。

图2中，选择门电路的“或”电路220的输出是由红、绿、蓝显示数据的显示数据混合而成的串行数据。这些串行数据输入到串并行转换器231中。由于该输出其频率经1/4计数器划分为四分之一之后作为对串并行转换器231的锁定进行输入，因此该转换器231将显示数据变换成并行数据，从而成为（红、绿、蓝、红）、（绿、蓝、红、绿）、（蓝、红、绿、蓝）、（红、绿、蓝、红）、……等等。

图7是本发明的另一个实施例。图7中，环形计数器722是用以以分时形式产生转接信号的六进制环形计数器。锁定电路714、715和716是临时存储RAM711、712和713的读出显示数据用的电路。开关电路740至745是工作时用以从最低位输入锁定电路714、715和716的显示数据和作为混色显示数据输入红、绿、蓝数据，以便将它们以分时形式进行转接，从而使它们具有和图2中所示的并串行转换器214、215和216、选择门电路217、218、219和220、串并行转换器和环形计数器222转换成混色显示数据的功能。

在图7中，“与”门731是为单独地执行用于显示必需的水平同步信号的用途而设置。只有当Vsyc是处在“H”状态时，Hsyc被输入至Y轴显示区控制电路701。

延时电路735是为延迟1/8计数器723的输出脉冲和给出延迟了的脉冲作为锁定信号送至锁定电路714、715和716的目的而设置。1/8计数器723的脉冲信号是由读出地址计精器724进行计数。RAM711、712和713的显示数据被读出地址计数器724的输出编址。编址的显示数据被输入到锁定电路714、715和716。当数据从位移状态进入稳定状态时，必须锁定编址的显示数据。延迟电路735延迟锁定时限，以致当显示数据是在稳定状态时，锁定信号才被送到锁定电路。

倒相器737是为当锁定脉冲输入进书写地址计数器721时通过“与”门736阻止时钟信吁CK输出的目的而设置。当锁定脉冲信号被输入进书写地址计数器721时，即当信号是处在“H”状态时，倒相器737的输出变成“L”状态，以致“与”门736不允许时钟信号CK通过。

因此，就有可能控制访问书写地址计数器和读出地址计数器的其中一个的时限。

图8是另一个实施例的电路图。图8中，另一个X轴原位调节电路801是用以接收水平同步信号Hsyc以提供预定延时时间从而与彩色显示
数据一起定时的电路。Y轴原位调节电路802是用以接收垂直同步信号Vsyc以便从信号Vsyc提供预定延时时间从而与彩色显示数据一起定时的电路。可调式点计数器803是用以计算时钟信号CK的数目以便算出水平点时钟的数目的电路。触发器电路815是用以划分时钟CK的频率或“与”电路807的输出的电路。相位比较器816、积分器817、电压控制振荡器818、1/3计数器819和触发器电路共同构成一个PLL（锁相环路）电路，用以产生频率为上述“与”电路807时钟信号频率的三倍的信号。环形计数器821是一个三进制环形计数器电路，用以从上述PLL电路的振荡信号输出分色器的控制信号。存储器电路825至830是用以存储彩色显示数据DR、DG和DB的存储器。彩色数据分离器841是由“与”电路831至836和“或”电路837及838组成的电路，工作时用以分离上下电极彩色数据。串并行转换器839和840是用以将上述“或”电路837及838的串行数据转换成并行数据以便将分色数据输出到液晶显示器的电路。本实施例即由上述电路元件组成。

下面介绍工作原理。

当水平同步信号Hsyc输入到X轴原位调节器801的单稳态多谐振荡器804时，单移态多谐振荡器804的输出降至“0”电平，其延迟时间CR由电容器和可变电阻器确定。由于触发器电路808由信号Hsyc调定，“或非”电路805的输出升至“1”电平。Y轴原位调节电路802也具有类似的结构，它在接收垂直同步信号Vsyc之后延时一段时间然后将数值“1”输入到“与”电路807。

结果，“与”电路807在X轴和Y轴原位调节电路801及802的输出与“1”电平重合后输出时钟信号CK。此外若可调点计数器803调定在640，则第640时钟信号CK发出进位信号CL₁。此进位信号CL₁将触发器电路808的输出调定到“1”，使“与”电路807中断时钟信号CK的输出。

上述“与”电路807的时钟信号CK输入到触发器电路815，使其频率分成占空率为1∶1的方波信号，并输入到相位比较器816中。此相位比较器816将触发器电路815和820的相位进行比较，使其输出由积分器817进行积分。积分后的电压输出到电压控制振荡器818，从而产生与积分电压成比例的振荡信号。1/3计数器819将电压控制振荡器818的振荡信号的频率分成1/3，如此划分后的信号进一步再分成占空率为1∶1的方波信号，并输入到相位比较器816中，在该相位比较器中再次与触发器电路815的输出进行比较。鉴于上述PLL电路的工作过程即如上面所介绍的，因而电压控制振荡器818输出一个与三倍于时钟信号CK频率的频率谐振的信号给环形计数器821。

另一方面，红、绿、蓝视频信号DR、DG和DB系存储在存储器825至830中。这些存储器825至830由若干位移寄存器构成，位移时钟信号则利用上述触发器电路815的输出，使数据对每一个时钟在该诸存储器中相间地位移。更具体地说，显示数据DR、DG和DB位移并在奇数时钟时存储在各存储器825、827和829中，在偶数时钟时存储在各存储器826、828和830中。存储器825、827和829位移过的输出数据输入到彩色数据分离器841的“与”电路831、833和835中。鉴于“与”电路831、833和835的其它输入是环形计数器821的各个输出信号，所以存储器825、827和829的数据分别以分时的形式输入到串并行转换器839、840和839中。其次，存储器826、828和830的数据（这些数据系存储在偶数次序的时钟信号中）同样也以分时方式输入到串并转换器839和840中。更具体地说，存储器826、828和830的数据分别输入到串并行转换器840、839和840中。串并行转换器839和840的各位移时钟信号为“与”电路844和845的输出。串并行转换器839和840由锁定信号CL₃锁定，锁定信号CL₃则为延迟电路824从电压控制振荡器818的输出CL₂及1/4计数器823的进位信号所延迟。结果，
串并行转换器839和840将后来的彩色显示数据分别转换成上部电极和下部电极的彩色显示数据，以产生输出UD₀至UD₃和LD₀至LD₃。具体地说，串并行转换器839的输出为〔（终端UD₀的）DR、（UD₁的）DB、（UD₂的）DG、（UD₃的）DR、（UD₀的）DB、（UD₁的）DG、……等等〕。另一方面，串并行转换器840的输出为〔（终端LD₀的）DG、（LD₁的）DR、（LD₂的）DB、（LD₃的）DG、（LD₀的）DR、（LD₁的）DB……等等〕。因此各输出是同时定期为各上部和下部电极而产生。为上部电极产生的次序为红、蓝、绿、红、……等等，为下部电极产生的次序为绿、红、蓝、绿、红、……等等。上述输出到彩色液晶显示器的数据UD₀至UD₃和LD₀至LD₃是由延迟电路842使其延迟于上述锁定信号CL₃的位移时钟SC作为液晶驱动线路的数据位移时钟信号而输出的。

上述可调点计数器803的进位信号CL₁是由延迟电路810使其延迟的，延迟电路810则由D型触发器电路组成，用以将锁定信号LD作为一条线的数据锁定信号输出到液晶驱动线路。

输入垂直同步信号Vsyc或起动第一扫描线的驱动器用的数据时，那是输入到“或非”电路813上，使“或非”电路813的输出置位于“1”。此外，上述液晶驱动线路的锁定信号LD是为D型触发器电路组成的延迟电路811所延迟，延迟历时时钟信号的半周期时间，同时锁定信号LD输入到“或非”电路812以使“或非”电路812的输出在“0”复位。

该“或非”电路812的输出信号FRM是作为起动液晶驱动线路公共边扫描用的数据（或帧信号）输出到液晶驱动线路的。另一方面，上述“或非”电路812的输出FRM的频率由触发器电路814划分以便输出交流驱动控制信号M，该信号M则用以倒转极性以便每次更迭液晶驱动电压。

图9是本发明的又一个实施例。

图9中，锁定脉冲发生器903是为来自“与”电路933输出的各脉冲产生一次锁定脉冲用的电路。串并行转换器904、905和906是将红、绿、蓝视频数据转换成并行信号用的电路。存储器电路907、908和909是存储上述串并行转换器904、905和906的视频数据用的电路。并串行转换器910、911和912是将存储器907、908和909的读出并行数据转换成串行数据用的电路。“与”电路934、935和936以及“或”电路937是用以按次序提取串行数据的选择门电路。串并行转换器922是用以将串行数据转换成并行数据以便将并行数据传送到液晶显示器的电路。开关电路913、914和915是用以将上述串并行转换器904、905和906的并行数据的总线线路断开和接通将它们转接的电路。存储器电路916、917和918当上述存储器电路907、908和909为多路矩阵的上半部时为另一个下半部。并串行转换器919、920和921是用以以同样的方式将从各存储器电路读出的并行数据转换成串行数据的电路。“与”电路938、939和940以及“或”电路941为下半部选择门电路。串并行转换器923是用以将并行数据转移到下半部液晶面板的驱动线路的电路。环形计数器929是将所选择的脉冲依次发送到并串行转换器（910、919）、（911、920）和（912、921）用的电路。1/9计数器928是将频率划分成1/9以产生进位信号从而发出来自存储器907、908、909、916、917和918各数据的读出脉冲用的电路。读出地址计时器927是用以计算各读出地址数目的电路。书写地址计数器925是计算书写地址数目用的电路。选择器926是用以选择书写或读出地址的电路。控制电路924是控制存储器907、908、909、916、917和918的书写和读出的电路。液晶面板定时信号发生器931是产生往液晶驱动线路发送数据以驱动液晶需用的定时信号的电路。

本实施例即由以上列举的诸电路构成。

其次，下面介绍图9的工作原理。使时钟信号CK易于被接收的Y轴
原位调节电路901、X轴原位调节电路902和“与”电路933的输出是一个用以在有效显示区传送视频数据的时钟信号L。因此锁定脉冲发生器903计算着视频传送时钟L的数目。此外视频信号DR、DG和DB是分别输入到串并行转换器904、905和906的位移寄存器中，从而使上述视频传送时钟作为位移时钟进行输入。当输入上述视频传送时钟的八个脉冲时，有锁定脉冲P产生并存储在存储器907、908和909或存储器916、917和918中。这些锁定脉冲P输入到书写地址计数器925使地址增加，同时输入到选择器926以便将通道以选择书写地址的方式进行转接，从而通过从上述控制电路924输出书写信号W₁和W₂（这一点是可以理解的）存储上半部存储器907、908和909或916、917和918。

下面介绍读出过程。时钟信号CK在其频率经分频器930划分后输入到环形计数器929中。三进制环形计数器的结构使环形计数器929的输出成为从选择门电路以分时方式依次提取红、绿和蓝数据DR、DG和DB用的选择脉冲。输出M的频率经环形计数器929划分为1/3之后，进一步由1/9计数器928划分成1/9。该1/9计数器928在每次上述环形计数器929的计数为九次时输出进位信号。此进位信号使读出地址计数器927的地址增加，同时被输入到控制电路926中以输出读出信号R。结果，存储器907、908和909以及存储器916、917和918的数据在响应读数信号R时被转移到并串行转换器910、911和912及并串行转换器919、920和921。由于并串行转换器910、911、912、919、920和921是由锁定电路和八位位移寄存器构成，因而在响应上述环形计数器929的三进制环形计数器输出的位移时钟时从各选择门电路934、935、936和937以及938、939、940和941提取各个位。结果，“或”电路937和941的输出作为红、绿、蓝的混合彩色数据串行输出，这一点是可以理解的。

这些串行输出数据分别输入到串并行转换器922和923，以便降低
到液晶显示驱动线路的转移速率，从而将它们转换成并行信号，并作为上半部显示数示数据UD₀至UD₃和下半部显示数据LD₀至LD₃进行输出。

诸如加到液晶面板驱动电路的数据传送时钟、帧信号或数据锁定信号的定时信号都是分频器930由液晶面板定时发生器931的输出。图10是本发明控制电路924的一个实施例的电路图。

Y轴原位调节电路901按下列方式工作。在响应垂直同步信号Vsycn的输入时，单稳态多谐振荡器1050的输出Q₁按预定延时时间下降。结果在延时之后“或非”电路1051的输出升至“1”，从而使“与”电路1053输出水平同步信号Hsycn。

可调计数器1054对该水平同步信号Hsycn进行计数。若阴极射线管接口信号的扫描线数为400，则将计数值调到200。因此当水平同步信号的发射数为200或少于200时，触发器电路1057的输出Q₂处在“1”电平，从而使“与非”电路1058往上述存储器907、908和909输出书写信号W₁以存储上半部视频数据。若水平同步信号Hsycn的发射数为201或大于201，则触发器电路1057的输出Q₃取“1”电平，同时将下半部视频数据存储起来，从而使书写信号W₂可以输出到存储器916、917和918中。可调计数器1054的输出K₁在每次计数200次时使书写地址计数器925复位。因此当读取存储器907、908、909、916、917和918时，可以读出同一个地址的视频数据。下面再介绍视频数据的读出过程。1/9计数器928的输出K₂在每次三进制环形计数器929发出第9个输出M时输出进位信号。此输出K₂通过两级D型触发器1062和1061馈送，使“或非”电路1060输出输出值Q和 Q。控制时钟CK使“或非”电路1060输出R可作为读出信号进行工作而无需在定时上与上述书写信号W₁或W₂完全相同。图11是上述控制电路的时间分配图。

图12是可作为能进行分级彩色视频显示的液晶显示器的又一个施例的视频接口电路的示意图。图12中，Hsyc表示水平同步信号，Vsyc表示
垂直同步信号，RD，GD和BD分别为红、绿和蓝视频显示数据的信号。CK表示时钟信号。

Y轴显示区控制电路1202是计算水平同步信号Hsyc的数目以确定Y轴方向显示区用的控制电路。X轴显示区控制电路1204是计算时钟信号CK的数目以确定X轴方向的显示区用的控制电路。模/数转换器电路1206、1207和1208是用以将红、绿、蓝视频信号的模拟电压转换成数字值的转换器。开关电路1209至1211是将上述模/数转换器电路1206至1208的数字输出转接至存储器电路RAM1212至1214用的电路。这些RAM1212至1214是存储上述开关电路1209至1211的输出用的存储器。地址计数器1224是对RAM    1212至1214的地址进行数完用的电路。开关电路1215至1217是用以将RAM    1212至1214所存储的数据输入到锁定电路1218至1220的开关电路。数/模转换器电路1221至1223是将上述锁定电路1218至1220的数字值转换成模拟电压用的转换器。X电极驱动器电路1231是用以驱动彩色液晶面板1230的X轴电极的驱动器。保持时钟发生器电路1226是产生位移寄存器的位移时钟以便位移存储在Y电极驱动电路1229中的扫描数据用的电路。帧信号产生器电路1227是促使Y电极驱动电路1229产生起动扫描信号用的电路。交流信号发生器电路1228是用以产生极性转接信号以便用交流电流驱动液晶显示器的电路。本发明的彩色液晶显示器即由上述列举的电路构成。

下面再谈谈图12的工作过程。图13是图12电路图的时间分配图。图12中，Y轴显示区控制电路1202是用以在Y轴方向设定有效显示周期的电路，该电路中装有对垂直回扫周期进行计数用的计数器和用以在显示区起作用期间计算水平同步信号数目的计数器。水平同步信号Hsyc是作为时钟输入输入到Y轴显示区控制电路1202。Y轴显示区控制电路1202的输出T₁在Y轴方向显示区起作用期间（例如400×Hs）在“H”电平时成为输出信号。

因此“与”电路1203的输出φ₁在Y轴方向显示区起作用期间将水平信号Hsyc输入到X轴显示区控制电路1204。该X轴显示区控制电路1204制造得在结构上与上述Y轴显示器控制电路相同，里面装有一个在水平同步信号Hsyc已经输入之后对水平回扫时间进行计数用的计数器和一个对点时钟CK进行计数用的计数器。这些点时钟CK是作为时钟输入进行输入的。X轴显示区控制电路1204的输出T₂在显示区在X轴方向上起作用期间（例如，640×Tck）成为在“H”电平的输出信号，如图13所示。因此“与”电路1205在有效显示区输出一个点时钟信号φ₂。红、绿、蓝视频信号RD、GD和BD的模拟电压在其峰值电压值由模/数转换器电路1207和1208分别转换成数字信号之后输入到开关电路1209、1210和1211。

模/数转换器电路1206至1208经取样之后由点时钟φ₂保持。

当存储器电路1212至1214的各控制信号R/W处在“L”电平时，同时写入开关电路1209至1211的显示数据。存储器电路RAM1212至1214的地址由地址计数器1224存取，该地址计数器1224用点时钟φ₁作为其时钟输入，用垂直同步信号Vsyc作为其复位信号。

下面谈谈读出过程。当存储器电路RAM1212、1214的控制信号R/ W处在“H”电平时，所存储的显示数据由RAM1212至1214读取并通过开关电路1215至1217由锁定电路1218至1220进行锁定。这些锁定电路1218至1220所锁定的输出分别输入到数/模转换器电路1221至1223，以便将数字值转换成模拟电压，再输出到X电极驱动电路1231中。

点时钟φ₂受延迟电路1225的作用而延迟，然后作为装在X电极驱动电路1231中的位移寄存器的位移时钟输出到X电极驱动电路1231中。此外，点时钟φ₃输入到保持时钟发生器电路1226中以便在水平同步信号的一个周期时间产生数据的保持信号φ₄，从而保持模拟电压。上述保持信号φ₄系作为装在Y电极驱动电路1229中的位移寄存器的位移时
钟输出到Y电极驱动电路1229中。帧信号发生器电路1227的帧信号φ₅系作为起动Y电极驱动电路1229的扫描数据输入到Y电极驱动电路1229中。帧信号发生器电路1227具有这样的结构使它可由垂直同步信号Vsyc进行同步。具体地说，帧信号发生器电路1227在响应垂直同步信号Vsyc时将帧信号φ₅提高到“H”电平，在保持信号φ₄第一次下降之后使其恢复到“L”电平。交流信号发生器电路1228用触发器电路的输出φ₆转接X电极驱动电路1231和Y电极驱动电路1229的驱动电压使液晶驱动电压的极性为上述帧信号φ₄的各帧而倒数。

另外，位移数据发生器电路是用以在装在X轴驱动电路1231中的位移寄存器的第一级发出供产生数据用的脉冲信号φ₇的电路，其结构与上述帧信号发生器电路1227相似，因而在响应水平同步信号Hsyc时能使脉冲信号φ₇提升至“H”电平，在点时钟φ₂第一次下降之后将其恢复到“L”电平。图14是本发明彩色液晶显示器所使用的X电极驱动电路的示意图。图14中，字母RA表示上述红色视频信号数/模转换器电路1221的输出信号，编号1440表示正常工作的放大器，编号1441表示倒相工作的放大器，编号1442和1443表示由若干模拟开关电路组成的传输门电路，编号1445至1447表示位移寄存器电路，编号1464表示电平移动电路，编号1451至1453表示模拟开关电路，编号1454至1456表示由若干电容器组成的保持电路，编号1458至1460表示模拟开关电路，编号1461至1463表示由若干电容器组成的保持电路。X电极驱动电路由上面列举的电路构成。字母RX₁至RX₃表示馈到用红色滤色片着色的X轴电极的驱动器电路的输出信号。视频信号的模拟信号由运算放大器电路1440和1441放大以产生正常放大的信号R_P和倒相放大的信号R_N。这些放大了的信号R_P和R_N的视频信号输入到传输门电路1442和1443，并由交流信号φ₆对每个帧进行转接。传输门电路1442和1443的输出R_S输入到开关电路1451至1453中。位移寄存器1445至1447促使开关电路1451至1453的门信号在各
点时钟接通开关电路1451至1453，并用位移数据φ₇作为它们的数据，用点时钟φ₃作为它们的位移时钟，依次保持保持电路1454至1456中的模拟电压。另外，当保持时钟φ₄输入到开关电路1458至1460的控制极时，这些电路1458至1460同时接通以便在保持电路1461至1463中保持视频信号，从而连同那些模拟信号一起驱动液晶面板的红色滤色片的X轴电极。由于Y电极驱动电路可以制成现有技术顺序行扫描式的那一种，因此可以照原样使用根据电压平均法的液晶驱动器电路。图15是本发明驱动波形的一个例子。驱动波形系加到液晶的RX₁-Y₁之间，使与视频信号相应的驱动电压以交替方式由X轴驱动电压RX₁和Y轴驱动电压Y₁施加。