薄膜晶体管阵列基板 【技术领域】
本发明涉及一种晶体管阵列基板，特别是涉及一种薄膜晶体管阵列基板。
背景技术
薄膜晶体管液晶显示器(thin film transistor liquid crystal display，TFT-LCD)是目前最被广泛使用的一种平面显示器，它具有低功率、薄形质轻、以及低电压驱动等优点。薄膜晶体管液晶显示器主要由薄膜晶体管阵列基板，彩色滤光阵列基板和液晶层组成。请同时结合图1和图2所示。如图1为现有技术的液晶显示装置的像素结构图，图2为相应的A-A’截面图。在基板10上形成栅极引线11，源极引线14，开关元件(TFT)13，存储电容电极112和像素电极16。在彩膜(CF)基板20上，具有黑色矩阵21，色阻层22，分别为红、绿、蓝三色素，平坦化层23，公共电极26。TFT 13包括栅极110、源极40、漏极142和沟道132，其中栅极与栅极引线11相连，用来提供扫描信号，从而可以将栅极信号输入到栅极，控制TFT 13的开关。TFT 13的源极140与源极引线14相连，用来提供数据信号；TFT13的漏极142与像素电极16通过接触孔152电性连接。当TFT 13打开时，可以通过TFT将数据信号输入到相应的像素电极16。栅极引线11和源极引线14在靠近像素电极16的地方穿行，排列成矩阵，相互交叉在一起。TFT 13的漏极与像素电极16和存储电容电极112，液晶电容分别相连。存储电容和液晶电容的另一极与公共电极相连。存储电容与液晶电容并联，液晶电容包括介于一基板上的像素电极16和另一基板上的公共电极26之间的液晶层24。由于半导体非晶硅的特性，当其受到外界的光照时，如图2所示，漏电流会成倍地增加。因此，常在TFT的上侧设置有黑色矩阵21，可以遮挡来自垂直照射的光线。但具有一定角度的斜线光，依然可以照射到TFT上，造成TFT的漏电流的增大，从而影响面板的性能。
栅极线与数据线是用来提供视频信号以驱动像素电极，但是由于制作时，基板表面的高低起伏、热处理、蚀刻工艺等影响，栅极线与数据线很容易发生断线，进而导致断路缺陷的现象发生。而且，随着LCD面板的面积增大，分辨率的提高，需要制作数量更多的栅极线与数据线，使线宽变得更窄，导致工艺困难度的提高，更容易发生断线现象。当数据线存在断路部分时，具有断路的后半部分线路控制的像素便不能正常发光，使液晶显示器变为不良产品，降低产品良率。因此，为了提高产品良率，常在面板上设计有修复线，但由于受到空间的限制，修复线的条数一般为两条，因此只能修复有限的断线。在目前的修复线设计中，只有修复数据线断线的设计，而没有修复栅极线断路的设计。因此，如果面板内部发生栅极线的断路，造成无法修复，只能废弃该面板，影响产品的良率。
【发明内容】
本发明所要解决的技术问题是提供一种薄膜晶体管阵列基板，增加驱动能力，提高产品良率。
本发明为解决上述技术问题而采用的技术方案是提供一种薄膜晶体管阵列基板，包括一基板，该基板上依次沉积有第一金属层、栅绝缘层、非晶硅层、欧姆接触层、第二金属层和透明导电层；所述第一金属层上形成有栅极，第一栅极线；所述栅绝缘层、非晶硅层和欧姆接触层上形成有沟道；所述第二金属层上形成有第一源极，第一漏极和数据线；所述透明导电层上形成有像素电极；其中，所述透明导电层上形成有一层不透光的第三金属层，所述第三金属层上形成有第二栅极和第二栅极线，所述第二栅极位于所述第一栅极上方，所述第二栅极线位于所述第一栅极线上方。
上述薄膜晶体管阵列基板，所述第三金属层为铝、铬或其合金材料。
本发明对比现有技术有如下的有益效果：本发明提供的薄膜晶体管阵列基板，利用第二栅极增加驱动能力，降低漏电流，利用第二栅极线降低电阻，降低RC延迟并实现栅极断线自修复，提高产品良率。
【附图说明】
图1为现有技术的阵列基板的结构示意图；
图2为沿图1中A-A’线的截面示意图；
图3为本发明的阵列基板的结构示意图；
图4为沿图3中B-B’线的截面，阵列基板制造流程示意图；
图5为沿图3中C-C’线的截面示意图；
图6为本发明的阵列基板上TFT位置的面板截面示意图；
图7为本发明的阵列基板修复数据线断线的示意图；
图8为本发明的阵列基板修复栅极线断线的示意图一；
图9为本发明的阵列基板修复栅极线断线的示意图二；
图10为本发明的阵列基板修复栅极线断线的示意图三。
图中：
10 基板 11 栅极引线 12 栅绝缘层
13 非晶硅半导体层 14 源极引线 15 钝化层
16 像素电极 20 彩膜基板 21 黑色矩阵
22 色阻层 23 平坦化层 24 液晶层
26 公共电极
30 阵列基板 31 第一栅极线 32 栅极绝缘层
33 TFT 34 数据线 35 钝化层
36 像素电极 37 第二栅极 40 彩膜基板
42 色阻层 43 平坦化层
44 液晶层 46 公共电极
110 栅极 112 存储电容电极 132 沟道
140 源极 142 漏极
310 第一栅极 312 存储电容电极
331 非晶硅层 332 欧姆接触层
333 沟道 342 源极 344 漏极
352 接触孔 361 透明导电层 362 浮接透明导电层
363 第二栅极线 371 第三金属层 372 浮接第三金属层
373 第二栅极线
411 第一透光区 412 第二透光区 413 第三透光区
421、431、432 光刻胶图案
510、520、530、540、550 断线处
511、512、541、542、551、552修复点
【具体实施方式】
下面结合附图及典型实施例对本发明作进一步说明。
图3为本发明的像素结构示意图。图4为图3的B-B’截面图的阵列基板制造流程。请同时结合图3和图4完成整个阵列基板的制造流程。如图4a所示，首先在玻璃基板30沉积第一金属层(图未示)，材料为铝(Al)或铝合金(AlNd)，或多层金属膜(AlNd/MoNb)作为栅极材料。然后采用一道光罩(图未示)对该金属材料进行曝光、显影和刻蚀，形成第一栅极线31，第一栅极310和存储电容电极312。
如图4b所示，在该绝缘基板30上采用化学气相沉积的方法，继续沉积一覆盖该扫描线和电容线的栅极绝缘层32，在该栅极绝缘层的表面沉积一非晶硅层331和欧姆接触层332。然后在半导体层上涂覆一层光刻胶(图未示)后，采用一道光罩(图未示)对非晶硅层和欧姆接触层进行曝光、显影和刻蚀，去除没有光刻胶保护的非晶硅层和欧姆接触层，保留第一栅极310区域上非晶硅层和欧姆接触层。
如图4c所示，其后在半导体层上物理沉积第二金属层(图未示)，材料可以为铝、铬等及其合金材料。然后在金属层上涂覆一层光刻胶(图未示)后，采用一道光罩对其进行曝光、显影和刻蚀，形成数据线34，TFT 33地源极342、漏极344和沟道333。
如图4d所示，通过化学气相沉积在绝缘层32和源极342、漏极344上沉积一钝化层35，然后在钝化层上涂覆一层光刻胶(图未示)后，采用一道光罩对其进行曝光、显影和刻蚀，形成接触孔352。
如图4e所示，在钝化层35和接触孔352上连续沉积一透明导电层361，材料为ITO(氧化铟锡)或IZO(氧化铟锌)和第三金属层371，材料可以为铝、铬等及其合金材料。
提供一具有三种不同光穿透率的多灰阶光罩，采用紫外线对光刻胶(未示出)进行曝光显影。在每一像素中，此实施例的光罩具有多个第一透光区411，第二透光区412，和第三透光区413，其透光性依次减弱。
显影后所产生的一图案化后光刻胶层具有两种不同厚度，请同时参考图4e：
(1)在对应于第一透光区411处的光刻胶完全去除；
(2)在对应于第二透光区412处的的光刻胶图案421具有第一厚度d1；
(3)在对应于第三透光区413处的光刻胶图案431具有第二厚度d2。
且该第一厚度d1小于第二厚度d2。
之后，如图4f所示，依次蚀刻无光刻胶区的第三金属层371及一透明电极361。然后，对光刻胶图案421、431进行灰化处理，灰化后光刻胶图案421被完全去除，光刻胶图案431被减薄，得到光刻胶图案432。
接着，如图4g所示，对未受光刻胶保护的第三金属层371进行刻蚀，直到像素电极36完全暴露出来。最后，将光刻胶图案432完全去除，暴露出第二栅极37。这样就完成整个阵列基板的制造过程。熟悉阵列基板制造流程的专业人员很清楚，制造半导体层与源、漏极时可以采用一道GTM(Gray tone mask)或HTM(Half tonemask)来完成。这样就可以减少一道光罩完成整个阵列基板的制造过程。本说明亦可以采用类似的方法来完成。
从图3和图4g可知，本发明提供的TFT具有两个栅极，分别为第一栅极310和第二栅极37，与沟道333、源极342和漏极344形成双栅极TFT，因此可以提高TFT的充电能力，从而可以降低像素的TFT大小，提高像素的开口率。同时，该结构具有两条栅极线，可同时进行栅极信号的传输，有效降低信号线的电阻，从而降低栅极线的RC延迟，增加像素的充电时间。
如图5所示，数据线34的上面具有浮接金属层，361为透明金属层，371为第三金属层。该结构的制造过程是伴随着图4e-图4g完成的。
通过上述制造方法，即获得本发明的双栅极的TFT结构示意图。请继续参见图6，阵列基板30上具有第一栅极310，第二栅极37，源极342，漏极344，半导体层沟道333和像素电极36；彩膜基板40上具有色阻层22、平坦化层43和公共电极46；像素电极36和公共电极46间夹有液晶分子层44。从图中可以看出，TFT33的沟道333、源极342和漏极344被外面的各层金属层所包围，因此，从外界进来的光线无法进入半导体层，从而TFT的漏电流可有效地得到控制。这样，TFT的上方，彩膜基板上就可以不必配制黑矩阵(BM)图形，而由色阻层42覆盖，这样就可以提高像素的穿透率，从而提高面板的亮度和品质，可以有效地控制背光源的成本。
图7a为本发明的阵列基板修复数据线断线的示意图，图7b为沿图7a的D-D’的截面图。
请参见图7a和7b，当数据线34在断线处510发生断路，此时信号就无法到达断路下面的像素，因此造成不正常的显示，降低产品良率。本发明的阵列基板可有效解决断路的问题。如图所示，在修复点511和512两处采用激光修复的方法，将数据线34与浮接透明导电层362和浮接第三金属层372连接起来。这样，数据信号就可以正常到达断路下面的像素，使面板正常显示。由于浮接透明导电层362和浮接第三金属层372位于每一根数据线34的上方，因此在发生断路的位置均可以采用上述的方法进行修复，这样修复断路的根数就不会受到设计的修复线的根数限制，从而提高产品的良率。
图8a为本发明的阵列基板修复栅极线断线的示意图一，图8b为沿图8a的E-E’的截面图。
请参见图8a和8b，当第二栅极线363和373在断线处520发生断路，而第一栅极线31未发生断路，虽然栅极信号无法通过第二栅极线363和373进行驱动TFT，但第一栅极线31保持通路，因此，仍然可以通过第一栅极线31正常驱动TFT，从而提高产品的良率。
图9为本发明的阵列基板修复栅极线断线的示意图二，图9b为沿图9a的F-F’的截面图。
请参见图9a和9b，当第一栅极线31在断线处530发生断路，而第二栅极线363和373未发生断路，虽然栅极信号无法通过第一栅极线31进行驱动TFT，但第二栅极线363和373保持通路，因此，仍然可以通过第二栅极线363和373正常驱动TFT，从而提高产品的良率。
图10为本发明的阵列基板修复栅极线断线的示意图三，图10b为沿图10a的G-G’的截面图。
请参见图10a和10b，当第一栅极线和第二栅极线在断线处540、550同时发生断路时，信号就无法正常到达断路后面的像素，因而造成面板无法正常显示。在修复点541、542和543三处采用激光修复的方法，将第二栅极线363和373和第一栅极线31分别采用激光修复的方法进行连接起来。这样，栅极信号就可以正常到达断路下面的像素，使面板正常显示，从而提高产品的良率。
综上所述，当栅极线只发生第一栅极线或第二栅极线发生断路时，不用进行修复，则可以正常驱动TFT，这样就可以加快生产节拍，降低制造成本；只有当第一栅极线和第二栅极线同时发生断路时，才需要进行修复，而且经修复后可以正常驱动TFT。本发明提供的阵列基板，可以修复多处栅极线发生断路的情况，可有效提高面板的良率。
虽然本发明已以较佳实施例揭示如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的修改和完善，因此本发明的保护范围当以权利要求书所界定的为准。