阵列基板及其制造方法 【技术领域】
本发明是有关于一种阵列基板及其制造方法，且特别是有关于一种液晶显示面板的阵列基板及其制造方法。
背景技术
液晶显示器具有高画质、体积小、重量轻、低电压驱动、低消耗功率及应用范围广等优点，因此其已取代阴极射线管(cathode ray tube，CRT)成为新一代显示器的主流。传统的液晶显示面板是由彩色滤光基板(color filtersubstrate)、薄膜晶体管阵列基板(thin film transistor array substrate，TFT arraysubstrate)以及配置于此两基板之间的液晶层(liquid crystal layer)所构成。一般而言，薄膜晶体管阵列基板上设置有多个像素单元，且彩色滤光基板上则设置有多个对应像素单元的滤光单元。为了使彩色滤光基板与薄膜晶体管阵列基板之间保持一定的间隙，一般都会在两基板之间设置间隙物。
在目前的液晶显示器中，间隙物通常是形成在彩色滤光基板上。后续将两基板进行组立之后便可以使得间隙物的两端各自与两基板表面接触，进而维持两基板之间的间隙。为了在彩色滤光基板上形成上述之间隙物，通常需另外使用一道掩膜来形成此间隙物。
因此，如果可以将间隙物的制造程序整合于薄膜晶体管阵列基板的制造程序中，便能省去彩色滤光基板制造程序中用来形成间隙物的掩膜，进而降低制造成本。
【发明内容】
本发明提供一种阵列基板的制造方法以及以此方法所制造出的阵列基板，其可以将间隙物的制造程序整合于薄膜晶体管阵列基板的制造程序中，以省去彩色滤光基板制造程序中用来形成间隙物的掩膜。
本发明提出一种阵列基板，其包括薄膜晶体管、保护层、像素电极、第一连接层以及第一间隙物。薄膜晶体管包括栅极、源极以及漏极。保护层覆盖薄膜晶体管。像素电极位于保护层上。第一连接层位于像素电极上，其电连接像素电极与漏极。第一间隙物位于第一连接层上。
本发明另提出一种阵列基板的制造方法，此方法包括在基板上形成薄膜晶体管，该薄膜晶体管包括栅极、源极以及漏极。接着，依序形成保护层以及像素电极材料层，覆盖薄膜晶体管。之后，在像素电极材料层以及保护层中形成第一接触窗开口，暴露出漏极。图案化像素电极材料层以定义出像素电极。之后，形成连接材料层以覆盖像素电极并填入第一接触窗开口。接着在连接材料层上形成第一间隙物，其中第一间隙物对应设置于第一接触窗开口的上方。之后，以第一间隙物为罩幕移除未被第一间隙物覆盖的连接材料层，以形成第一连接层，使像素电极与漏极电连接。
本发明可将间隙物整合于薄膜晶体管阵列基板的阵列基板的制造程序中，而且此制造程序不会增加原先阵列基板所需的掩膜数目。换言之，本发明的方法可以省去传统彩色滤光基板制造程序中用来形成间隙物的掩膜，因此，本发明可以节省掩膜的使用数目，以降低制造成本。
为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。
【附图说明】
图1A至图1N是根据本发明一实施例的阵列基板的制造流程剖面示意图；
图2是根据本发明另一实施例的阵列基板的剖面示意图；
图3是根据本发明另一实施例的阵列基板的剖面示意图。
主要元件符号说明：
100：基板
102：像素区
104：周边区
110：绝缘层
112、112a：半导体层
114、114a：欧姆接触层
116、116a导电层
120、120a、120b、130、130a、130b：光阻层
122：保护层
124：像素电极材料层
124a：像素电极
131：连接材料层
131a、131b：连接层
G：栅极
C：电容电极
S：源极
D：漏极
P1、P2：第一与第二导电结构
H1、H2、H3：开口
C1、C2、C3：接触窗开口
S1、S2：间隙物
R1、R2：底切
【具体实施方式】
图1A至图1N为根据本发明一实施例的阵列基板的制造流程剖面示意图。请参照图1A，首先提供基板100，基板100具有像素区102以及周边区104。为了详细说明，以下的描述以及图式在像素区102中是以一个阵列基板为例来说明。事实上，在基板100的像素区102内会形成有多个阵列基板。另外，周边区104是位于像素区102的外围。
接着，在基板100的像素区102中形成栅极G以及电容电极C，并且在基板100的周边区104中形成第一导电结构P1。在本实施例中，上述的栅极G、电容电极C以及第一导电结构P1是以同一道掩膜定义出的，因而栅极G、电容电极C以及第一导电结构P1是同时形成的且材质是相同的，因此其又可称为第一金属层。第一金属层除了上述元件之外，通常还包括与栅极G连接的扫描线，而且每一扫描线延伸至周边区104之后会与其中一个第一导电结构P1电连接。第一导电结构P1可以是位于周边区104内的接垫、线路或是其他元件。本发明不限栅极G、电容电极C以及第一导电结构P1必须是同时形成的。在其他的实施例中，栅极G、电容电极C以及第一导电结构P1亦可以是各自形成的，且其材质也可以是不完全相同的。
之后，在基板100上依序形成绝缘层110、半导体层112以及导电层116。在一较佳实施例中，在形成导电层116之前更包括在半导体层112上形成欧姆接触层114。绝缘层110的材质包括氧化硅、氮化硅或是氮氧化硅，其主要是用来作为栅极绝缘层之用。半导体层112的材质包括非晶硅或是多晶硅，欧姆接触层114的材质包括经掺杂的非晶硅。而导电层116的材质包括具有高导电性的金属。
请参照图1B，在导电层116上形成光阻层120，光阻层120具有较厚部分120a以及较薄部分120b。光阻层120例如是使用灰阶掩膜或是半色调掩膜来进行光刻程序而形成。特别是，在像素区102中，光阻层120的较薄部分120b是对应设置于栅极G的上方，而较厚部分120a是位于较薄部分120b的周围。在周边区104中，光阻层120仅有较厚部分120a是位于第一导电结构P1的附近，但未覆盖第一导电结构P1。
接着，以光阻层120为罩幕图案化导电层116、欧姆接触层114以及半导体层112，以形成如图1C所示的图案化导电层116a、图案化欧姆接触层114a以及图案化半导体层112a。上述地图案化程序例如是进行干式刻蚀或是湿式刻蚀程序。特别是，位于周边区104中所形成的图案化导电层116a即为第二导电结构P2。类似地，第二导电结构P2可为位于周边区104内的接垫、线路或是其他元件。
请参照图1D，移除光阻层120的较薄部分120b，留下较厚部分120a。移除光阻层120的较薄部分120b的方法例如是进行灰化(ashing)程序。
接着，请参照图1E，以光阻层120的较厚部分120a为罩幕以移除未被光阻层的较厚部分120a遮盖的导电层116a，以定义出源极S以及漏极D。上述的移除程序例如是进行干式刻蚀或是湿式刻蚀程序。特别是，在形成源极S以及漏极D之后，更包括进一步移除未被源极S以及漏极D覆盖的欧姆接触层114a，以使位于源极S与漏极D之间的半导体层112a暴露出来。此时，半导体层112a即可作为通道层之用。此时，即已在像素区102中形成具有栅极G、源极S以及漏极D的薄膜晶体管。
之后，将光阻层120的较厚部分120a移除，也就是将光阻层120自基板100移除。然后，如图1F所示，在基板100上依序形成保护层122以及像素电极材料层124。保护层122的材质包括氮化硅、氮氧化硅、氧化硅或是其他合适的材料。像素电极材料层124包括透明导电材料或是反射金属材料。
接着，请参照图1G，在像素电极材料层124上形成光阻层130，其具有较厚部分130a以及较薄部分130b。类似地，光阻层130例如是使用灰阶掩膜或是半色调掩膜来进行光刻程序而形成。在像素区102中，光阻层130的较薄部分130b是对应设置于栅极G以及源极S的上方，且光阻层130的较厚部分130b则覆盖其他区域。而周边区104仅由光阻层130的较薄部分130b所覆盖。特别是，光阻层130具有开口H1、H2、H3，开口H1暴露出漏极D上方的像素电极材料层124，开口H2暴露出第一导电结构P1上方的像素电极材料层124，且开口H3暴露出第二导电结构P2上方的像素电极材料层124。
请参照图1H，以光阻层130为罩幕移除部分像素电极材料层124以及保护层122以及绝缘层110，以形成暴露出漏极D的接触窗开口C1、暴露出第一导电结构P1的接触窗开口C2以及暴露出第二导电结构P2的接触窗开口C3。上述的移除程序例如是进行干式刻蚀或是湿式刻蚀程序。
接着，移除光阻层130的较薄部分130b并且保留较厚部分130a，如图1I所示。类似地，移除光阻层130的较薄部分130b例如是进行灰化(ashing)程序。之后，以光阻层130的较厚部分130a为罩幕图案化像素电极材料层124，以定义出像素电极124a，如图1J所示。上述的图案化程序例如是进行干式刻蚀或是湿式刻蚀程序。
紧接着，如图1K所示，将光阻层130的较厚部分130a移除，也就是将光阻层130自基板100移除，以使像素电极124a暴露出来。值得一提的是，此时，像素电极124a尚未与漏极D电连接。
请参照图1L，在基板100上形成连接材料层131覆盖像素电极124a，并且在连接材料层131上形成间隙物材料层132。特别是，连接材料层131直接与像素电极124a接触，并且填入接触窗开口C1、C2、C3以分别与漏极D、第一导电结构P1以及第二导电结构P2电连接。连接材料层131包括具有导电性质的材料，其可为金属或是透明金属氧化物。间隙物材料层132的材质例如为有机感光材料。
接着，对间隙物材料层132进行光刻程序，以形成第一间隙物S1，如图1M所示。特别是，第一间隙物S1是位于接触窗开口C1上方的连接材料层131上。
请参照图1N，以第一间隙物S1为罩幕移除未被第一间隙物S1覆盖的连接材料层131，以形成第一连接层131a。上述的移除程序例如是进行干式刻蚀或是湿式刻蚀程序。特别是，由于第一连接层131a填入接触窗开口C1而与漏极D电性接触，且第一连接层131a又与像素电极124电连接。因此，像素电极124是藉由第一连接层131a而与漏极D电连接。
以上述方法所制造出的阵列基板如图1N所述，其包括具有栅极G、源极S以及漏极D的薄膜晶体管、保护层122、像素电极124a、第一连接层131a以及第一间隙物S1。保护层122覆盖薄膜晶体管。像素电极124a位于保护层122上，其中像素电极124a以及保护层122中具有一接触窗开口C1以暴露出漏极D。第一连接层131a位于接触窗开口C1中，其电连接像素电极124a与漏极D。第一间隙物S1位于第一接触窗开口C1处上方并覆盖第一连接层131a。特别是，由于第一连接层131a是以第一间隙物S1作为刻蚀罩幕所定义出的，因此第一间隙物S1与第一连接层131a具有相同的图案轮廓。
上述图1N的实施例的阵列基板是将第一间隙物S1设置于薄膜晶体管的接触窗开口处上方。在其他的实施例中，还可以另外在周边区104中设置第二间隙物。请参照图2，图2的实施例与图1N的实施例相似，不同之处在于在周边区104中还包括设置有第二间隙物S2，且第二间隙物S2位于接触开口C2、C3处上方。而且，在第二间隙物S2与第一及第二导电结构P1、P2之间更包括第二连接层131b。而第一与第二导电结构P1、P2透过第二连接层131b以及接触开口C2、C3而彼此电连接。因此，在图2的实施例中，第一与第二导电结构P1、P2以及第二连接层131b即构成转线结构。
而在图2的实施例中，第二连接层131b是与第一连接层131a同时形成，且第二间隙物S2是与第一间隙物S1同时形成。更详细而言，图2的实施例的制造方法包括先进行如图1A至图1L所述的步骤。之后，当于进行图1L的光刻程序时，除了在像素区102形成第一间隙物S1之外，更包括于周边区104中形成第二间隙物S2。之后，当于进行图1M的移除步骤时，除了会留下第一间隙物S1底下的连接材料层131以形成第一连接层131a之外，还会留下第二间隙物S2底下的连接材料层131以形成第二连接层131b。如此，即构成如图2所示的结构。类似地，由于第二连接层131b是以第二间隙物S2作为刻蚀罩幕所定义出的，因此，第二间隙物S2与第二连接层131b具有相同的图案轮廓。
图3是根据本发明另一实施例的阵列基板的剖面示意图。请参照图3，图3的结构与图1或图2的结构相似，不同之处在于在形成第一间隙物S1以及第一连接层131a之后，更包括对第一连接层131a进行侧向刻蚀程序，以于第一间隙物S1与第一连接层131a之间形成底切结构R1。更详细而言，底切结构R1是位于第一间隙物S1的底部周围。类似地，如果在周边区104中形成有第二间隙物S2以及第二连接层131b，亦可更包括对第二连接层131b进行侧向刻蚀程序，以于第二间隙物S2与第二连接层131b之间形成底切结构R2。更详细而言，底切结构R2是位于第二间隙物S2的底部周围。当然，对第一连接层131a所进行的侧向刻蚀程序以及对第二连接层131b所进行的侧向刻蚀程序可以同时进行。形成底切结构R1、R2可以使得第一与第二连接层131a，131b与其他线路之间产生误导电的机会大大减低。更详细来说，在一些实施例中，图2以及图3所述的周边区104的转线结构可设置于框胶区(sealantregion)内，而框胶区通常会设置有金球来使上下基板电性连通。因此若于转线结构上方的第二间隙物S2底部形成底切结构R2，便可以大大降低第二连接层131b与金球产生误导电的机率。
综上所述，本发明将间隙物整合于薄膜晶体管阵列基板的制造程序中，而且此制造程序不会增加原先阵列基板所需的掩膜数目。换言之，本发明的方法可以省去传统彩色滤光基板制造程序中用来形成间隙物的掩膜，因此，本发明可以节省掩膜的使用数目，以降低制造成本。更详细来说，本发明因将像素电极与接触窗开口整合于同一道掩膜，并且省去传统彩色滤光基板制造程序中用来形成间隙物的掩膜，因此可以达到降低整体掩膜数目的目的。
另外，在本发明中，用来电连接像素电极与漏极的连接层是以间隙物作为刻蚀罩幕而定义出的。换言之，间隙物是位于薄膜晶体管的接触窗开口处上方，也就是位于阵列基板的非透光区中。由于间隙物所设置的位置不会影响阵列基板的开口率，因此不需要另外对间隙物结构进行设计来降低开口率的损失。
虽然本发明已以实施例揭露如上，然其并非用以限定本发明，任何所属技术领域的技术人员者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当以权利要求所界定者为准。