半导体器件、电光装置、电子设备及其制造方法.pdf

本发明提供一种能够实现特性的提高的半导体器件(阵列基板)的结构。本发明的半导体器件，是具有形成在基板上的基底绝缘膜上的多个薄膜晶体管(T)的半导体器件，上述多个薄膜晶体管，具有形成在上述基底绝缘膜(15)上的多个半导体膜(17)；在上述多个半导体膜上隔着栅绝缘膜(19)分别形成的多个栅电极(G)，其中，上述基底绝缘膜，在包含上述多个半导体膜的至少一个的区域分割地形成。如果采用该结构，则因为基底绝缘膜不是整个面，而是分割在包含半导体膜的区域，所以能够减少对于基底绝缘膜的裂纹的产生，能够提高在其上部形成的薄膜晶体管的特性。此外，能够使器件的生产率提高。

1.  一种半导体器件，其特征在于，具备：
基板；
形成在上述基板上的基底绝缘膜；以及
形成在上述基底绝缘膜上的多个薄膜晶体管，
其中，各上述薄膜晶体管具有半导体膜，
上述基底绝缘膜在包含上述半导体膜的至少一个的区域分割地形成。

2.  根据权利要求1所述的半导体器件，其特征在于，各上述薄膜晶体管具有：
形成在上述基底绝缘膜上的半导体膜；以及
在上述半导体膜上隔着栅绝缘膜分别形成的栅电极，
其中，上述基底绝缘膜在包含上述半导体膜的至少一个的区域分割地形成。

3.  根据权利要求2所述的半导体器件，其特征在于，上述基底绝缘膜仅在与各上述半导体膜对应的区域分割地形成。

4.  根据权利要求2所述的半导体器件，其特征在于，具有：
形成在与上述栅电极相同的层并且在第1方向或者与上述第1方向交叉的第2方向上连接相邻的上述栅电极的栅线，
其中，上述基底绝缘膜仅在与上述半导体膜、上述栅电极以及上述栅线对应的区域，在上述第1或者第2方向上分割地形成。

5.  根据权利要求1所述的半导体器件，其特征在于，上述多个薄膜晶体管具有：
形成在上述基底绝缘膜上的栅电极；以及
在上述栅电极上隔着栅绝缘膜形成的半导体膜，
其中，上述基底绝缘膜在包含上述栅电极以及上述半导体膜的区域分割地形成。

6.  根据权利要求5所述的半导体器件，其特征在于，具有：
形成在与上述栅电极相同的层的导电性膜，
其中，上述基底绝缘膜仅在与上述栅电极、上述半导体膜以及上述导电性膜对应的区域分割地形成。

7.  根据权利要求5所述的半导体器件，其特征在于，具有：
形成在与上述栅电极相同的层并且在第1方向或者与上述第1方向交叉的第2方向上连接相邻的上述栅电极的栅线，
其中，上述基底绝缘膜仅在与上述半导体膜、上述栅电极以及上述栅线对应的区域，在上述第1或者第2方向上分割地形成。

8.  根据权利要求1至7的任意一项所述的半导体器件，其特征在于，上述基板是挠性基板。

9.  一种电光装置，其特征在于，具有权利要求1至8的任意一项所述的半导体器件。

10.  一种电子设备，其特征在于，具有权利要求1至8的任意一项所述的半导体器件或者权利要求9所述的电光装置。

11.  一种半导体器件的制造方法，其特征在于，包括：
在第1基板上阵列状地形成基底绝缘膜和形成在上述基底绝缘膜上的半导体膜的叠层膜的工序；以及
在上述配置为阵列状的叠层膜上分别隔着栅绝缘膜形成栅电极的工序。

12.  根据权利要求11所述的半导体器件的制造方法，其特征在于，通过在同一工序中图案形成上述基底绝缘膜和上述半导体膜而形成上述叠层膜。

13.  根据权利要求11或者12所述的半导体器件的制造方法，其特征在于，包括：
将上述第1基板上的上述叠层膜、栅绝缘膜以及栅电极转印到第2基板上，并且剥离上述第1基板的工序；以及
将上述第2基板上的上述叠层膜、栅绝缘膜以及栅电极转印到第3基板上，并且剥离上述第2基板的工序。

14.  一种半导体器件的制造方法，其特征在于，包括：
在第1基板上形成多个在第1方向上延伸的基底绝缘膜的工序；
在上述基底绝缘膜上形成多个栅电极以及栅线的工序，该栅线形成在与上述多个栅电极相同的层并且在第1方向上连接上述多个栅电极；以及
在上述多个栅电极上分别隔着栅绝缘膜形成多个半导体膜的工序。

15.  根据权利要求14所述的半导体器件的制造方法，其特征在于，包括：
将上述第1基板上的上述基底绝缘膜、栅电极、栅线、栅绝缘膜以及上述半导体膜转印到第2基板上，并且剥离上述第1基板的工序；以及
将上述第2基板上的上述基底绝缘膜、栅电极、栅线、栅绝缘膜以及上述半导体膜转印到第3基板上，并且剥离上述第2基板的工序。

16.  根据权利要求11或者14所述的半导体器件的制造方法，其特征在于，上述第1基板是挠性基板。

17.  根据权利要求13或者15所述的半导体器件的制造方法，其特征在于，上述第3基板是挠性基板。

18.  一种电光装置的制造方法，其特征在于，具有权利要求11至17的任意一项所述的半导体器件的制造方法。

19.  一种电子设备的制造方法，其特征在于，具有权利要求11至17的任意一项所述的半导体器件的制造方法或者权利要求17所述的电光装置的制造方法。

半导体器件、电光装置、电子设备及其制造方法
技术领域
本发明涉及半导体器件，特别涉及在挠性基板上形成的半导体器件等。
背景技术
近年来，在液晶装置等电光装置的开发中，因为除了装置的小型化、轻量化外，还谋求可挠性、耐冲击性等，所以挠性基板的采用得到了研究。
例如，在下述专利文献1中，公开了将金属箔用于基板的挠性TFT显示器的制造技术。此外，在下述专利文献2中，公开了使用转印技术的电光装置的制造方法以及该方法对于挠性显示装置的应用技术。
[专利文献1]特开2004-109975号公报
[专利文献2]特开2006-245091号公报
本发明的发明人们进行了有关使用挠性基板的电光装置的研究、开发，研究了器件特性的提高。
例如，在上述电光装置中使用的有源矩阵基板(阵列基板)，其具有薄膜晶体管(TFT：thin film transistor)和像素电极的像素配置成阵列状，这些薄膜晶体管、像素电极等，通过在玻璃基板上整个面地形成氧化硅膜、氮化硅膜等无机类的绝缘膜作为基底绝缘膜后，叠层各种膜而形成。
但是，如果是在形成于挠性基板整个面上的基底绝缘膜上形成薄膜晶体管、像素电极等的结构，则在施加机械的、或者热的应力时，因挠性基板与基底绝缘膜的挠性的不同，有可能在基底绝缘膜及其上部的薄膜晶体管上产生裂纹，从而使器件特性劣化。
发明内容
本发明的具体的方式其目的在于提供一种可靠性优异的半导体器件(薄膜晶体管、阵列基板)的结构及其制造方法。
本发明的半导体器件，其特征在于，具备：基板；形成在上述基板上的基底绝缘膜；以及形成在上述基底绝缘膜上的多个薄膜晶体管，其中，各上述薄膜晶体管具有半导体膜，上述基底绝缘膜在包含上述半导体膜的至少一个的区域分割地形成。
例如，各上述薄膜晶体管具有：形成在上述基底绝缘膜上的半导体膜；以及在上述半导体膜上隔着栅绝缘膜分别形成的栅电极，其中，上述基底绝缘膜在包含上述半导体膜的至少一个的区域分割地形成。
如果采用该结构，则因为基底绝缘膜不是整个面，而是分割在包含半导体膜的区域，所以即使在对于半导体器件施加机械的或者热的应力的情况下，也因为能够减少该应力直接施加在各个分割区域上的情况，所以能够减少基底绝缘膜的裂纹的产生，能够提高在其上部形成的薄膜晶体管的特性(可靠性)。此外，能够使器件的生产率提高。
例如，上述基底绝缘膜仅在与各上述半导体膜对应的区域分割地形成。如果采用该结构，则能够减少基底绝缘膜的形成面积，能够进一步减小向基底绝缘膜施加的应力。
例如，具有形成在与上述栅电极相同的层并且在第1方向或者与上述第1方向交叉的第2方向上连接相邻的上述栅电极的栅线，其中，上述基底绝缘膜仅在与上述半导体膜、上述栅电极以及上述栅线对应的区域，在上述第1或者第2方向上分割地形成。如果采用该结构，则能够缓和在与栅线的延伸方向交叉的方向上施加的应力。
例如，上述多个薄膜晶体管具有：形成在上述基底绝缘膜上的栅电极；以及在上述栅电极上隔着栅绝缘膜形成的半导体膜，其中，上述基底绝缘膜在包含上述栅电极以及上述半导体膜的区域分割地形成。
如果采用该结构，则因为基底绝缘膜不是整个面，而是分割在包含栅电极以及半导体膜的区域，所以能够减少对于基地绝缘膜的裂纹的产生，能够提高在其上部形成的薄膜晶体管的特性。此外，能够使器件的生产率提高。
例如，具有：形成在与上述栅电极相同的层的导电性膜(布线、也包含栅线)，其中，上述基底绝缘膜仅在与上述栅电极、上述半导体膜以及上述导电性膜对应的区域分割地形成。这样，也可以使基底绝缘膜还在形成于与上述栅电极相同的层上的导电性膜下延伸。
例如，具有：形成在与上述栅电极相同的层并且在第1方向或者与上述第1方向交叉的第2方向上连接相邻的上述栅电极的栅线，其中，上述基底绝缘膜仅在与上述半导体膜、上述栅电极以及上述栅线对应的区域，在上述第1或者第2方向上分割地形成。如果采用该结构，则能够缓和在与栅线的延伸方向交叉的方向上施加的应力。
例如，上述基板是挠性基板。这样，即使在作为基板使用挠性基板的情况下，也能够缓和施加在基底绝缘膜上的应力。
本发明的电光装置，具有上述半导体器件。如果采用该结构，则能够提高电光装置的特性。
本发明的电子设备，具有上述半导体器件或者电光装置。如果采用该结构，则能够提高电子设备的特性。
本发明的半导体器件的制造方法，包括：在第1基板上阵列状地形成基底绝缘膜和形成在上述基底绝缘膜上的半导体膜的叠层膜的工序；以及在上述配置为阵列状的叠层膜上分别隔着栅绝缘膜形成栅电极的工序。
如果采用该方法，则因为将基底绝缘膜分割地形成为阵列状，所以能够减少对基底绝缘膜的裂纹的产生，能够提高在其上部形成的薄膜晶体管的特性。此外，能够使器件的生产率提高。
例如，在同一工序中图案形成上述基底绝缘膜和上述半导体膜。如果采用该方法，则能够实现制造工序的简化。
例如，包括：将上述第1基板上的上述叠层膜、上述栅绝缘膜以及上述栅电极转印到第2基板上，并且剥离上述第1基板的工序；以及将上述第2基板上的上述叠层膜、上述栅绝缘膜以及上述栅电极转印到第3基板上，并且剥离上述第2基板的工序。如果采用该方法，则能够容易地将第1基板上的各种膜转印到第3基板上。此外，因为在将基底绝缘膜分割为阵列状的状态下进行转印，所以在转印后也能够减小对基底绝缘膜施加的应力。
本发明的半导体器件的制造方法，包括：在第1基板上形成多个在第1方向上延伸的基底绝缘膜的工序；在上述基底绝缘膜上形成多个栅电极以及栅线的工序，该栅线形成在与上述多个栅电极相同的层并且在第1方向上连接上述多个栅电极；以及在上述多个栅电极上分别隔着栅绝缘膜形成多个半导体膜的工序。
如果采用该方法，则因为以在第1方向上延伸的方式分割地形成基底绝缘膜，所以能够缓和在与第1方向交叉的第2方向上施加的应力。此外，能够使器件的生产率提高。
例如，包括：将上述第1基板上的上述基底绝缘膜、栅电极、栅线、栅绝缘膜以及上述半导体膜转印到第2基板上，并且剥离上述第1基板的工序；以及将上述第2基板上的上述基底绝缘膜、栅电极、栅线、栅绝缘膜以及上述半导体膜转印到第3基板上，并且剥离上述第2基板的工序。如果采用该方法，则能够容易地将第1基板上的各种膜转印到第3基板上。此外，因为以在第1方向上延伸的方式分割基底绝缘膜的状态下进行转印，所以在转印后，也能够减小对基底绝缘膜施加的应力(特别是，在第2方向上施加的应力)。
例如，上述第1基板是挠性基板。此外，上述第3基板是挠性基板。这样，即使作为基板使用挠性基板，也能够缓和施加在基底绝缘膜上的应力。
本发明的电光装置的制造方法，包括上述半导体器件的制造方法。如果采用该方法，则能够制造特性良好的电光装置。此外，能够使电光装置的生产率提高。
本发明的电子设备的制造方法，包括上述半导体器件的制造方法或者上述电光装置的制造方法。如果采用该方法，则能够制造特性良好的电子设备。此外，能够使电子设备的生产率提高。
附图说明
图1是表示实施方式1的阵列基板的结构的电路图；
图2是表示实施方式1的阵列基板的制造方法的剖面图以及俯视图；
图3是表示实施方式1的阵列基板的制造方法的剖面图以及俯视图；
图4是表示实施方式1的阵列基板的制造方法的剖面图以及俯视图；
图5是表示实施方式1的阵列基板的制造方法的剖面图以及俯视图；
图6是表示实施方式1的阵列基板的制造方法的剖面图以及俯视图；
图7是表示实施方式1的阵列基板的制造方法的剖面图；
图8是表示实施方式1的阵列基板的制造方法的剖面图；
图9是表示实施方式1的阵列基板的制造方法的剖面图；
图10是表示实施方式1的电泳显示装置的制造方法的剖面图；
图11是表示实施方式2的阵列基板的结构的电路图；
图12是表示实施方式2的阵列基板的制造方法的剖面图以及俯视图；
图13是表示实施方式2的阵列基板的制造方法的剖面图以及俯视图；
图14是表示实施方式2的阵列基板的制造方法的剖面图；
图15是表示实施方式2的阵列基板的制造方法的剖面图以及俯视图；
图16是表示实施方式2的阵列基板的制造方法的剖面图以及俯视图；
图17是表示实施方式2的阵列基板的制造方法的剖面图以及俯视图；
图18是表示作为电子设备的一例的电子纸张的透视图；
图19是表示作为电子设备的一例的移动电话机的透视图；以及
图20是表示作为电子设备的一例的便携型信息处理装置的透视图。
符号说明
1a：显示部，13：剥离层，15：基底绝缘膜，17：半导体膜，17a：源、漏区域，17b：第1电极，17c：沟道区域，18：第1电极，19：栅绝缘膜，20：蚀刻停止膜，21：第2电极，22：掺杂半导体膜，23：层间绝缘膜，25：层间绝缘膜，27：粘接层，31：粘接层，41：对置电极，43：电泳小囊层，1000：电子纸张，1001：主体，1002：显示单元，1100：移动电话机，1101：显示部，1200：便携式信息处理装置，1201：输入部，1202：主体部，1203：显示部，C1、C2：接触孔，G：栅电极，GL：栅线，M1a、M1b：第1层布线，PE：像素电极，S10：第1基板，S20：第2基板，S30：第3基板，S40：电泳片，SL：源线，T：薄膜晶体管。
具体实施方式
以下，参照附图详细说明本发明的实施方式。而且，对于具有相同功能的部分，标注相同或者相关联的符号，并省略其重复的说明。
〈实施方式1〉
(阵列基板的结构)
图1是表示本实施方式的阵列基板的结构的电路图。如图1(A)所示，阵列基板具有在显示部(显示区域)1a内，在y方向上配置的多条源线SL、在x方向上配置的多条栅线GL。此外，各像素，在源线SL与栅线GL的交点处，多个配置为矩阵状。该像素具有像素电极PE以及薄膜晶体管T。例如，源线SL由X驱动器驱动，此外，栅线GL由Y驱动器驱动。
在此，本实施方式的阵列基板的特征在于，如图1(B)所示，将挠性基板上的基底绝缘膜15分割为多个岛状，在构成薄膜晶体管T的半导体膜的下部必须配置有岛状的基底绝缘膜。在基板是金属的情况下，也可以在栅线GL及源线SL的下部形成岛状的基底绝缘膜。除了在半导体膜下部、根据情况在布线部(栅线、源线等)的下部等形成基底绝缘膜之外，除去基底绝缘膜。换句话说，在本发明中，将基底绝缘膜形成为多个岛状，并且在各岛状基底绝缘膜之上形成成为晶体管的活性部、保持电容电极等的半导体膜以及根据需要形成金属布线。基底绝缘膜的作用有四个：1.改善半导体膜、金属膜等与挠性基板的密贴性；2.防止在TFT制造工序中杂质从挠性基板乃至玻璃等基板向半导体膜的扩散；3.在基板是金属的情况下确保绝缘性(元件、布线等间的电分离)；4.在基板是金属、半导体等的情况下，削减基板电容(布线与基板的寄生电容)。2.的防止杂质扩散、4.的削减基板电容都是基底绝缘膜越厚，此等效果越显著。此外，1.的改善密贴性、3.的确保绝缘性都是基底绝缘膜厚的一方其可靠性增加。这样，一般地，基底绝缘膜厚的一方对于薄膜电子器件是理想的。但是，在形成于挠性基板上的挠性电子器件中，如果基底绝缘膜厚，则在电子器件上容易产生裂纹从而受到损坏。于是，在挠性电子器件中，从可靠性的观点出发，基底绝缘膜薄的一方理想。本发明解决该矛盾，本发明仅在需要的部位设置基底绝缘膜，而且将基底绝缘膜设置成分割为多个的岛状。在本发明中，因为基底绝缘膜仅岛状地存在于岛状的半导体膜下部，所以即使在热乃至机械的应力被施加到挠性电子器件上的情况下，应力也被分散到岛状的基底绝缘膜之间，而不会有由脆的无机物(氧化硅膜、氮化硅膜等)构成的基底绝缘膜破裂的情况。这样，本发明的电子器件难以受外界的应力而破裂，器件的可靠性、使用寿命等得到显著改善。而且，在本发明中，能够将岛状的基底绝缘膜充分厚地形成为200nm到700nm。其结果，即使将在200℃～600℃这种温度下制造的低温工艺多晶硅TFT(LTPS-TFT)用作为薄膜晶体管，也能够可靠地防止在LTPS-TFT制造过程中杂质从基板掺入到半导体膜中的现象，能够形成具有优异的电特性的薄膜晶体管。进而，半导体膜、金属布线等的密贴性也优异，还能够保证元件间的绝缘性。在挠性基板是金属的情况下，因为在半导体膜的下部和金属布线的下部形成有厚的基底保护膜，所以能够充分地削减基板电容，能够在挠性基板上形成高速工作的半导体电路。而且，作为挠性基板，使用塑料、金属、纤维、纸等。
(阵列基板的制造工序)
以下，说明本实施方式的阵列基板(薄膜晶体管以及像素电极)的制造方法，并且明确其结构。图2～图9是表示本实施方式的阵列基板的制造方法的剖面图或者俯视图。而且，在各图中，俯视图表示一个像素的主要部分图案的叠层状态，剖面图对应于俯视图的A-A剖面。
如图2(A)所示，作为第1基板S10，例如准备玻璃基板。在该第1基板S10的整个面上，作为剥离层13，例如形成非晶硅膜。该非晶硅膜，例如能够利用CVD(化学气相沉积，Chemical Vapor Deposition)法形成。而且，作为剥离层13，也能够使用陶瓷类的材料。
接着，在剥离层13上的整个面上，作为基底绝缘膜15，例如利用CVD法沉积300～500nm左右的氧化硅膜。而且，也可以替换氧化硅膜，而使用氮化硅膜等其他的无机类的绝缘膜。
接着，在基底绝缘膜15上的整个面上，形成岛状的半导体膜17。作为半导体膜，使用例如具有25～100nm左右的厚度的非晶硅膜、多晶硅膜等。非晶硅膜，利用CVD法、溅镀法等进行沉积。多晶硅膜，利用固相沉积法、激光照射法等使由上述的方法沉积而成的非晶硅膜结晶化。接着，将半导体膜17图案形成为所希望的形状。在此，如图2(B)所示，将半导体膜图案形成为大致矩形形状。即，在半导体膜17上，形成光致抗蚀剂膜(未图示)，通过曝光、显影(光刻)形成所希望的形状(在此，是大致矩形形状)的光致抗蚀剂膜。接着，以光致抗蚀剂为掩膜，进行半导体膜17的蚀刻，除去残余的光致抗蚀剂膜。将从该光致抗蚀剂膜的形成到除去的一连串的工序称为图案形成。
而且，如上所述，虽然因为图2(B)的俯视图对应于一个像素的区域，所以仅示出了一个半导体膜17，但因为各像素配置成阵列状，所以该半导体膜也配置为阵列状。
接着，如图3(A)以及(B)所示，比半导体膜17大一圈的矩形形状地图案形成基底绝缘膜15。而且，在此，虽然分别用2个工序图案形成半导体膜17以及基底绝缘膜15，但也可以以上述光致抗蚀剂膜为掩膜连续地图案形成半导体膜17以及基底绝缘膜15。在此情况下，半导体膜17以及基底绝缘膜15大致成为相同的形状。
此外，当在布线的下部也保留基底绝缘膜的情况下，当然以在布线的下部也保留基底绝缘膜的方式进行图案形成。在上栅TFT中，因为在栅线之上形成层间绝缘膜，并在该层间绝缘膜之上形成源线，所以对于源线而言，层间绝缘膜能够起到基底保护膜的作用。因而，特别地，可以在栅线的下部和半导体膜的下部保留基底绝缘膜。如后面说明的那样，因为在栅线下，栅绝缘膜起到基底保护膜的作用，所以，在此，说明将半导体膜17和基底绝缘膜15的叠层膜配置成阵列状的情况。在首先图案形成半导体膜、接着图案形成基底绝缘膜的方法中，在基板是透明的基板的情况下，具有容易校准的优点，和防止在用CVD法以及溅镀法沉积半导体膜时杂质从基板向CVD室、溅镀室扩散，从而污染这些制造装置的现象的效果。当然，与此相反，也可以是首先将基底绝缘膜图案形成为岛状，其后沉积半导体膜，根据情况使其结晶化，进而进行图案形成这一顺序。
接着，在沟道区域(栅电极形成预定区域)17c上形成光致抗蚀剂膜，并以该膜为掩膜向半导体膜17中注入n型或者p型杂质，形成源、漏区域17a(图4(A))。而且，在图4(A)中，向在沟道区域的一侧延伸的半导体膜17中也注入杂质，形成保持电容的第1电极17b。
接着，除去光致抗蚀剂膜，并在包含半导体膜17上方的第1基板S10上的整个面上，作为栅绝缘膜(绝缘膜)19，例如利用CVD法沉积75nm左右的氧化硅膜。接着，在栅绝缘膜19上，作为导电性膜，例如利用溅镀法沉积铝(Al)等金属膜，并通过进行图案形成，而形成栅电极G。
通过以上工序，形成具有源、漏电极17a、沟道区域17c、栅绝缘膜19以及栅电极G的顶栅型的薄膜晶体管T。此外，在上述图案形成时，如图4(B)所示，形成与栅电极G连接的栅线GL以及保持电容的第2电极21。如上所述，将各像素配置成阵列状，栅线GL，以将构成在x方向上排列的各像素的各薄膜晶体管的各栅电极G在x方向上连接的方式在x方向上延伸。在此，在栅线GL之下未配置基底绝缘膜15，但栅绝缘膜19起到该效果。而且，保持电容由第1电极17b、栅绝缘膜19以及第2电极21构成。
接着，如图5(A)所示，在栅电极G、栅线GL以及第2电极21上，作为层间绝缘膜23，例如用CVD法形成500nm～800nm左右的氧化硅膜。
接着，通过对源、漏区域17a上的层间绝缘膜23进行蚀刻，形成接触孔C1。接着，在包含接触孔C1内部的层间绝缘膜23上，作为导电性膜，例如用溅镀法沉积Al膜，并通过进行图案形成，而形成第1层布线M1a、M1b。M1a，如图5(B)所示，成为在y方向上延伸的线状的布线，M1b与后面说明的像素电极PE连接。
接着，如图6(A)所示，在包含第1层布线M1a、M1b上方的层间绝缘膜23上，作为层间绝缘膜25，例如形成聚酰亚胺膜。例如，在使用旋涂法在第1基板S10上涂敷聚酰亚胺树脂溶液后，通过热处理进行固化。接着，通过蚀刻第1层布线M1b上的层间绝缘膜25，形成接触孔C2。接着，在包含接触孔C2内部的层间绝缘膜25上，作为导电性膜，例如用溅镀法沉积例如ITO(氧化铟锡：Indium Tin Oxide)膜，并通过进行图案形成，而形成像素电极PE(图6(B))。该像素电极PE，也配置成阵列状。
通过以上的工序，在第1基板S10上形成薄膜晶体管T以及像素电极PE。
(转印工序)
接着，将形成在第1基板S10上的薄膜晶体管T以及像素电极PE转印到作为挠性基板的第3基板S30上。
例如，如图7所示，经由粘接层27将第1基板S10的像素电极PE形成侧的面与第2基板(临时转印基板)S20粘接。作为粘接层27，例如能够使用丙烯酸脂类的水溶性粘接剂等。此外，只要是能够耐受以下的处理的基板，则对于第2基板S20的材料就没有特别的限制，但例如能够使用玻璃基板。
接着，如图8所示，从剥离层13剥离第1基板S10。例如，对于由非晶硅形成的剥离层13照射激光，使剥离层13的全部或者一部分熔融或者汽化(烧蚀)。其结果，在剥离层13的内部或者表面产生龟裂，从而能够剥离第1基板S10。接着，通过药液洗净除去残留的剥离层13。
接着，如图9所示，在作为挠性基板的第3基板S30上，经由粘接层31粘接上述剥离面。作为挠性基板，能够使用塑料基板(树脂基板)、金属薄膜基板等。作为粘接层31，例如能够使用环氧类等的非水溶性粘接剂。
接着，从粘接层27剥离第2基板S20，并通过药液清洗除去残留的粘接层27。其结果，薄膜晶体管T以及像素电极PE被转印在作为挠性基板的第3基板S30上。
(电泳显示装置的制造工序)
图10是表示本实施方式的电泳显示装置的制造方法的剖面图。转印工序后，例如，如图10所示，通过将形成有对置电极41以及电泳小囊层43的电泳片S40粘接在第3基板S30的像素电极PE的露出面上，而形成电泳显示装置。
如以上详细说明的那样，在本实施方式中，第3基板S30上的基底绝缘膜15仅形成在构成各像素的半导体膜17的区域下，换句话说，在半导体膜17的区域以外的区域下，不形成基底绝缘膜15。
因而，能够利用基底绝缘膜15，防止污染物向半导体膜17的扩散。此外，能够提高半导体膜17的密贴性。此外，即使在使用导电性的材料作为第3基板S30的情况下，也能够实现基板与半导体膜17的绝缘。
此外，因为局部地形成基底绝缘膜15，所以施加在基底绝缘膜15上的应力得以缓和。换句话说，在基底绝缘膜15的分割部(未形成基底绝缘膜的区域)处，应力被吸收，从而能够减少裂纹的产生。
因而，能够减少薄膜晶体管T的破损、其构成膜的龟裂等，能够实现成品率的提高、晶体管特性(可靠性)的提高等。
而且，在本实施方式中，因为将半导体膜17的一部分作为保持电容的第1电极17b利用，所以在该区域下也配置了基底绝缘膜15，但是，例如在用与第2电极21不同的布线层构成保持电容的情况下，只要仅在构成薄膜晶体管T的半导体膜(17a、17c)之下配置基底绝缘膜15即可。
此外，在本实施方式中，虽然使用了转印法，但也可以在第3基板S30上直接形成薄膜晶体管T以及像素电极PE。在此情况下，该结构，除了没有粘接剂31之外，与图9是同样的，在制造时不使用剥离层13，而只要在第3基板30上实施与上述的“阵列基板的制造工序”同样的工序即可。
〈实施方式2〉
在实施方式1中，作为构成像素的薄膜晶体管，例示了顶栅型的晶体管，但也可以使用底栅型的晶体管。而且，对于具有与实施方式1相同功能的部分，标注相同的符号，并省略其重复的说明。
(阵列基板的结构)
图11是表示本实施方式的阵列基板的结构的电路图。在本实施方式的阵列基板上，如图所示，基板上的基底绝缘膜15仅分离地配置在构成薄膜晶体管T的半导体膜的下部以及在x方向上延伸的栅线GL的下部。
(阵列基板的制造工序)
图12～图17是表示本实施方式的阵列基板的制造方法的剖面图或者俯视图。参照这些图，说明本实施方式的薄膜晶体管的制造方法，并且明确其结构。
如图12(A)所示，在作为挠性基板的第3基板30S的整个面上，作为基底绝缘膜15，例如利用CVD法沉积300～500nm左右的氧化硅膜。而且，也可以替换氧化硅膜，而使用氮化硅膜等其他的无机类的绝缘膜。
接着，在基底绝缘膜15上图案形成为在x方向上延伸的形状(图12(B))。该基底绝缘膜15的形状，与后述的、将构成各像素的半导体膜17以及栅电极G、和在x方向上排列的各像素的栅电极G连接起来的栅线GL的形状对应。
接着，如图13(A)以及(B)所示，在基底绝缘膜15上，通过作为导电性膜，利用溅镀法沉积例如Al等金属膜，并进行图案形成，而形成栅电极G。此时，如图13(B)所示，在基底绝缘膜15上形成上述的栅线GL以及保持电容的第1电极18。
接着，在第3基板S30的整个面上，作为栅绝缘膜19，例如利用CVD法沉积75nm左右的氧化硅膜。
接着，如图14所示，在栅绝缘膜19的整个面上，作为半导体膜17，例如用CVD法沉积未掺杂杂质的非晶硅膜。接着，在半导体膜17的沟道区域(栅电极G)上，形成蚀刻停止膜20。
接着，如图15(A)所示，在包含蚀刻停止膜20上部的半导体膜17上，用CVD法沉积掺杂半导体膜22。接着，将半导体膜17以及掺杂半导体膜22的叠层膜蚀刻为大致矩形，进而，通过蚀刻沟道区域上的掺杂半导体膜22，使蚀刻停止膜20露出。其结果，在大致矩形的半导体膜17的大致中央部，残留蚀刻停止膜20，进而，在其两侧残留成为源、漏电极的掺杂半导体膜22(图15(B))。
接着，如图16(A)以及(B)所示，在第3基板S30上，作为导电性膜，例如用溅镀法沉积ITO膜，并通过进行图案形成，而形成像素电极PE。
接着，如图17(A)所示，在第3基板S30上，作为导电性膜，例如用溅镀法沉积Al膜，并通过进行图案形成，而形成从掺杂半导体膜22(源、漏电极)上方在y方向上延伸的第1层布线M1a以及从掺杂半导体膜22(源、漏电极)上方延伸到像素电极PE上方的第1层布线M1b(图17(B))。
通过以上工序，在第3基板S30上形成薄膜晶体管T以及像素电极PE。
(电泳显示装置的制造工序)
其后，与实施方式1同样，通过将形成有对置电极以及电泳小囊层的电泳片粘接在第3基板S30的像素电极PE的露出面上，而形成电泳显示装置(参照图10)。
如以上详细说明的那样，在本实施方式中，第3基板S30上的基底绝缘膜15，仅分离地配置在构成各像素的半导体膜17、栅电极G以及在x方向上延伸的栅线GL的下部。此外，换一种说法，基底绝缘膜15以与构成各像素的半导体膜17、栅电极G以及栅线GL对应地，在y方向上分离，在x方向上延伸的方式，配置成线状。
因而，能够利用基底绝缘膜15，防止污染物向半导体膜17、栅线(还包含栅电极G)GL等的扩散。此外，能够提高半导体膜17、栅线GL等的密贴性。此外，即使在使用导电性的材料作为第3基板S30的情况下，也能够实现基板与半导体膜17的绝缘以及基板与栅线GL等的绝缘。
此外，因为基底绝缘膜15以在x方向上延伸的方式形成，所以施加在基底绝缘膜15上的应力(特别是施加在y方向上的应力)得以缓和，从而能够减少裂纹的产生。
因而，能够减少薄膜晶体管T的破损、其构成膜的龟裂等，能够实现成品率的提高、晶体管特性(可靠性)的提高等。
而且，在本实施方式中，用第1电极18和在其上部隔着栅绝缘膜(绝缘膜)19配置的像素电极PE的一部分构成保持电容。此外，在本实施方式中，如图12(B)所示，将基底绝缘膜15形成为具有与半导体膜17的图案对应的宽度宽的部分的线状，但也可以增大宽度，设置成相同的宽度的线状。此外，在本实施方式中，在作为挠性基板的第3基板S30上，直接形成了薄膜晶体管T以及像素电极PE，但也可以与实施方式1同样，使用转印技术。即，也可以在第1基板S10上形成薄膜晶体管T以及像素电极PE，在临时转印到第2基板S20上后，最终转印到第3基板S30上。此外，在使用绝缘性的第3基板S30的情况下，在实施方式2中，也与实施方式1同样，能够将基底绝缘膜15仅分离在构成各像素的半导体膜17的下部。
此外，在实施方式1中，也可以以基底绝缘膜15位于栅线GL的下部的方式图案形成基底绝缘膜15。在此情况下，在栅线GL的下部，配置基底绝缘膜15以及栅绝缘膜19，污染物的扩散的防止效率提高。
这样，基底绝缘膜15的分割方法可以有各种变形。即，通过在包含多个半导体膜17的至少一个的区域分割地形成基底绝缘膜15，与在整个面上形成的情况相比，能够缓和应力。配置基底绝缘膜15的区域，能够如上述那样考虑晶体管结构以及该结构中的基底绝缘膜的作用来适宜设定。
〈电子设备〉
在实施方式1以及2中说明的电泳显示装置，能够组装到各种电子设备中。
(电子纸张)
例如，能够将上述电泳装置应用于电子纸张。图18是表示作为电子设备的一例的电子纸张的透视图。
图18所示的电子纸张1000，具有：用具有与纸同样的质感以及柔软性的可覆写板构成的主体1001；显示单元1002。在这种电子纸张1000中，显示单元1002用上述那样的电泳装置构成。
而且，虽然在上述实施方式中，是以上述电泳装置为例子进行的说明，但本发明除此之外，还可以应用到液晶装置、有机EL(Electro-Luminescence，电致发光)装置等各种电光装置(显示装置)。
(其他的电子设备)
作为具有上述各种电光装置的电子设备，可以列举图19以及图20所示的设备。
图19是表示作为电子设备的一例的移动电话机的透视图。该移动电话机1100具备显示部1101，在该显示部中，能够组装入上述电光装置。
图20是表示作为电子设备的一例的便携式信息处理装置的透视图。该便携式信息处理装置1200，具备键盘等输入部1201、收纳有计算单元、存储单元等的主体部1202以及显示部1203。在该显示部中，能够组装入上述电光装置。
此外，例如能够应用到电视、取景器型、监视器直视型的录像机、汽车导航装置、寻呼机、电子记事簿、计算器、电子报刊、文字处理器、个人计算机、工作站、电视电话、POS终端、具备触摸面板的设备等中。在这些各种电子设备的显示部中，能够组装入上述电光装置。
而且，通过上述实施方式说明的实施例、应用例子，能够根据用途适宜地组合、或者加以变换或者改进来使用，本发明并不限于上述的实施方式的记载。
例如，在上述实施方式中说明的各种材料是一例，可以进行适宜变换。此外，在上述实施方式中说明的各部件的图案形状，在不脱离本发明的主旨的范围中可以适宜改变。