电路、用于运行电路的方法以及应用 【技术领域】
本发明涉及一种具有电压调节器的电路，该电压调节器用于为至少一个第一数字子电路和一个第二数字子电路提供供电电压，以及涉及一种运行电路的方法，还涉及一种电路的电压调节器、第一开关装置和第二开关装置的应用。
背景技术
无线电系统、特别是根据工业标准Zigbee的电路可以借助电池供电。Zigbee设置用于将以电池供电的、免维护的无线电开关和无线电传感器应用在难于或者很少接近的区域内。为了由电池的电池电压产生数字子电路(例如存储器或者信号处理装置)所需的供电电压，可以使用电压调节器。
由US 2004/0263237A1公知了一种具有晶体管的集成半导体电路，该晶体管具有用于睡眠模式(英语：sleep)的不间断的开关特性。开关机构降低了供电电路的馈电线上电压波动的幅度并且缩短了用于稳定供电电压的时间间隔。
由US 2005/0068059A1公知了一种具有开关装置的集成半导体电路，该开关装置位于逻辑电路和电压源之间。电压调节器通过PMOS晶体管与逻辑电路相连接，以输出供电电压。电压调节器与用于控制该电压调节器的监控电路连接，其中，该监控电路与PMOS晶体管的栅极相连接以输出控制信号。
在US 7,098,689B1中公开了一种具有电压源的电路，该电压源通过第一PMOS晶体管与第一可编程逻辑模块相连接，并且通过第二PMOS晶体管与第二可编程逻辑模块相连接。
【发明内容】
本发明的任务在于，尽可能地改进电路。
所述任务通过按照本发明的电路来解决。有利的扩展方案包含在说明书中。按照本发明提出了一种电路，该电路具有第一数字子电路、第二数字子电路、第一开关装置、第二开关装置和电压调节器，该电压调节器具有用于提供供电电压的调节器输出端，该调节器输出端为了供电而至少通过所述第一开关装置与所述第一数字子电路连接并且通过所述第二开关装置与第二数字子电路连接，其中，所述电压调节器被构造为输出与所述供电电压有关的第一状态信号并且与所述第一开关装置的第一控制输入端连接以借助所述第一状态信号接通所述第一开关装置，其中，所述第一开关装置被构造为输出与其开关状态有关的第二状态信号并且与所述第二开关装置的第二控制输入端连接以借助所述第二状态信号接通所述第二开关装置。
电路具有电压调节器，该电压调节器具有用于提供供电电压的调节器输出端。为了供电，该调节器输出端可至少与一个第一数字子电路以及一个第二子电路相连接。该调节器输出端与第一数字子电路的连接通过第一开关装置构成，并且该调节器输出端与第二数字子电路的连接通过第二开关装置构成。优选的是，为了开关，开关装置具有半导体开关，例如场效应晶体管。
电压调节器被构造为在电压调节器的信号输出端上输出与供电电压有关的第一状态信号。该状态信号有利地是数字信号，其中，一个值对应于电压调节器的一个运行准备状态。有利的是，第一状态信号的值与供电电压超过阈值电压有关和/或与调节偏差的幅度有关。为了借助第一状态信号接通第一开关装置，电压调节器的信号输出端与第一开关装置的第一控制输入端相连接。
第一开关装置被构造为在第一开关装置的信号输出端上输出与其开关状态有关的第二状态信号。第一开关装置优选地构造为由第一开关装置上的开关电流或电压降确定开关状态。电路被构造为借助第二状态信号接通第二开关装置。为此，第一开关装置的信号输出端与第二开关装置的第二控制输入端相连接。
有利的是，第一子电路起主要是电容性负载的作用，从而第一开关装置主要是低功率地开关第一子电路的主要电容性负载的负载电流。有利的是，第二子电路起主要电容性负载的作用，从而第二开关装置主要低功率地开关第二子电路的主要电容性负载的负载电流。优选地，第一子电路和/或第二子电路被构造为存储数字信息，其中，第一子电路和/或第二子电路被构造或被连接为在断开电压调节器的情况下也不丢失数字信息。例如，第一子电路和/或第二子电路被构造为CMOS电路。
优选地，通过第一开关装置和/或第二开关装置异步地并且因此与系统时钟无关地进行开关。优选地，电压调节器、第一开关装置和第二开关装置构成控制链。在此，该控制链优选地不构成闭合的调节回路。
优选的是，电路被单片地集成在半导体芯片上。优选的是，电路具有不同的模式，其中优选的是，与运行模式相比，在睡眠模式中由于电路的功能性的减少而降低了电流消耗。优选地，在深度睡眠模式中，电流消耗被最小化，其方式是通过半导体开关将电路的一部分与电池电压断开。
此外，本发明的任务在于，提供尽可能改进的、用于运行电路的方法。
该任务由按照本发明的方法解决。有利地扩展方案包含在说明书中。
因此，提供了一种用于运行具有电压调节器、第一数字子电路和第二数字子电路的电路的方法。
在该方法中，首先接通电压调节器。优选的是，根据请求信号进行所述接通。请求信号例如是用于从睡眠模式(英语：sleep mode)中唤醒的唤醒信号或复位信号(英语：reset)。
电压调节器根据供电电压的提供而输出第一状态信号。在此，例如通过将供电电压与阈值进行比较来产生第一状态信号。状态信号例如是数字信号的边沿变化。
根据第一状态信号，借助第一开关装置开关第一数字子电路上的供电电压。在此，第一状态信号引起第一开关装置的接通，从而在第一开关装置的开关阶段之后供电电压施加在第一数字子电路上。根据开关状态，第一开关装置输出第二状态信号。开关状态优选地通过开关电流或开关电压求得。
根据第二状态信号，借助第二开关装置开关第二数字子电路上的供电电压。在此，第二状态信号引起第二开关装置的开关，从而在第二开关装置的开关阶段之后供电电压施加在第二数字子电路上。
此外，本发明的任务还在于提供一种应用。
该任务由按照本发明的应用解决。有利的扩展方案是包含在说明书中。
因此，提供了电路的电压调节器、第一开关装置和第二开关装置作为电控制链(英语：control chain)中的环节的应用。在控制链中，每个环节控制所述链中的下一个环节。这实现了电压调节器、第一开关装置和第二开关装置的彼此相关的控制。
作为控制链中的环节的电压调节器被构造为输出第一状态信号，以控制第一开关装置的开关。作为控制链中随后的环节的第一开关装置被构造为输出第二状态信号，以控制第二开关装置的开关。作为控制链中下一个环节的第二控制装置被构造为输出第三状态信号。
电路被构造为根据第三状态信号启动中断程序。在此，第三状态信号直接或者通过尤其是控制链的其他环节间接地引起中断程序的启动。中断程序例如在计算单元(诸如微控制器)中的程序运行过程中实现。
以下所述的扩展方案既涉及电路，也涉及应用以及用于运行电路的方法。在此，电路的功能特征由方法特征得出。方法特征可由电路的功能导出。
根据一种优选的设计方案，电压调节器具有用于接通电压调节器的控制输入端。优选的是，控制输入端与监控电路相连接，以便通过监控电路来控制电压调节器。优选地，监控电路被构造为根据请求信号在其控制输出端上输出一控制信号。该控制信号到达电压调节器的控制输入端，以接通电压调节器。有利地，请求信号是复位信号(英语：reset)或者由复位信号构成。
在一种有利的设计方案中，监控电路直接与电压调节器和/或第一开关装置和/或第二开关装置的控制输入端相连接，以便关断。优选的是，监控电路被构造为同时地关断电压调节器以及通过第一开关装置和/或第二开关装置来断开电压调节器与子电路之间的连接。
根据另一种有利的设计方案规定，监控电路被构造为控制用于第一子电路和/或第二子电路的多个时钟开关(英语：clock gate)。替代地，计算单元被构造为控制用于第一子电路和/或第二子电路的时钟开关。在此，监控电路和/或计算单元优选地被构造为根据第一开关装置和第二开关装置的开关状态来控制时钟开关。
根据一种特别有利的扩展方案，电路具有模拟和/或数字的第三子电路。第三子电路可通过第三开关装置与用于提供供电电压的调节器输出端连接。优选地，第二开关装置被构造为在第二开关装置的第二状态信号输出端上输出与其开关状态有关的第三状态信号。优选的是，第二状态信号输出端与第三开关装置的第三控制输入端相连接，以借助第三状态信号接通第三开关装置。
根据一种优选的扩展方案变型，在控制链中，监控电路的输入端连接在第二开关装置的、用于输出与第二开关装置的开关状态有关的第三状态信号的信号输出端后面。优选的是，监控电路的输入端与第二开关装置的信号输出端或者与第三开关装置或后面的开关装置的信号输出端相连接。
优选地，监控电路被构造为在与计算单元连接的输出端上输出最终状态信号。有利的是，计算单元被构造为延长复位信号直到最终状态信号。优选的是，计算单元被构造为根据最终状态信号激活时钟(英语：clock)。例如，最终状态信号是用于释放计算单元的程序运行过程的释放信号。替代地，最终状态信号可以影响复位信号，例如延长复位信号。
在设计方案变型中有利地规定，监控电路和/或计算单元被构造为根据最终状态信号延长复位信号。有利的是，电路具有存储元件，例如具有用于存储复位信号的触发器，其中，优选地通过最终状态信号删除存储。
在第一有利扩展方案变型中固定，这些子电路中的一个子电路具有多个易失性存储单元(SRAM)。在第二有利扩展方案变型中规定，这些子电路中的一个子电路具有数字的信号处理器。在第三有利扩展方案变型中规定，这些子电路中的一个子电路具有多个非易失性存储单元(Flash)。
根据一种优选的扩展方案规定，请求信号由复位信号导出或者相应于复位信号。在另一种扩展方案中规定，复位信号至少被延长至达到第二开关装置的开关状态。优选地，在达到第二开关装置的开关状态之后才接通用于第一子电路和/或第二子电路的时钟信号，以使电压调节器的输出端和子电路连接。
以上所述的扩展方案变型无论单独应用还是组合应用都是特别有利的。在此，所有的扩展方案变型可以相互组合。在附图的实施例的说明中对一些可能的组合进行了描述。但在那里示出的扩展方案变型的组合可能性并非穷尽性的。
【附图说明】
以下借助附图通过实施例对本发明进行详细描述。
附图示出：
图1：电路的第一实施例的示意性电路框图，
图2：电路的第二实施例的示意性电路框图，
图3：示意性的图表。
【具体实施方式】
在图1中通过电路框图示意性地示出了一种电路。电压调节器400具有用于为第一数字子电路1和第二数字子电路2提供供电电压VDD的调节器输出端402。为了将调节器输出端402与第一子电路1或第二子电路2连接或断开，设置了第一开关装置100和第二开关装置200，其输入端102和202为此与调节器输出端402相连接。
电压调节器400具有控制输入端401，其中，借助控制信号St可以接通电压调节器400。此外，电压调节器400具有用于输出第一状态信号OK1的信号输出端403。在此，第一状态信号OK1与所提供的供电电压VDD有关。
在图1的实施例中，电压调节器400的信号输出端403与第一开关装置100的第一控制输入端101连接。第一开关装置100具有第一状态信号输出端103。第一开关装置100通过其输出端104与第一子电路1连接，以开关第一子电路1上的供电电压VDD。
第一开关装置100被构造为在信号输出端103上输出与其开关状态有关的第二状态信号OK2。第一开关装置100与第二开关装置200的第二控制输入端201连接，以借助第二状态信号OK2接通第二开关装置200。第二开关装置200被构造为在信号输出端203上输出与其开关状态有关的第三状态信号OK3。第三开关信号OK3可以用于控制例如其它的开关装置或者对程序进行初始化。
第二开关装置200通过其输出端204与第二子电路2连接，以开关第二子电路2上的供电电压VDD。在此，通过控制输入端201上的第二状态信号OK2控制第二控制装置200的开关。
在图2中以电路框图的形式示意性地示出了电路的另一实施例。电压调节器400(VREG)具有控制输入端401和406以及用于输出第一状态信号OK1的信号输出端403。电压调节器400在调节器输出端402上提供供电电压VDD，该供电电压借助电压调节器由电池电压UB产生。为此，电压调节器400通过端子404连接到电池电压UB上并且通过端子405接地。
图2的实施例的电路具有第一开关装置100、第二开关装置200和第三开关装置300。这些开关装置100、200、300优选地是具有形式为开关晶体管，例如MOSFET或者DMOS的开关元件的电路。每个开关装置100、200、300具有控制输入端101、106、201、206、301、306、与控制器输出端402连接的输入端102、202、302、信号输出端103、203、303和与子电路1、2、3连接的输出端104、204和304。在此，电压U1、U2和U3分别落在子电路1、2、3上。每个开关装置100、200、300被构造为输出与其开关状态有关的状态信号OK2、OK3或OK4。
此外，图2的实施例的电路具有监控电路500，该监控电路通过输入端507和输出端508与计算单元600，例如微控制器(μC)连接。计算单元600具有用于信号、例如复位信号R或中断信号IRQ的输入端或电路区域。为此，计算单元600例如具有唤醒-睡眠监控电路610(英语：sleepcontroller)。
在电压调节器400的关断状态中，计算单元600可以向监控电路500的输入端507发送请求信号AN。在此，请求信号AN表示对子电路1、2、3的一个或多个进行访问的请求。响应请求信号AN，监控电路500借助控制信号St控制电压调节器400并接通电压调节器400。当供电电压VDD被调节好后，电压调节器生成第一状态信号OK1。作为控制链中的下一个环节，第一开关装置100由第一状态信号OK1控制并且使调节器输出端402与作为第一数字子电路100的非易失性存储器(Flash)连接。
第一开关装置100根据开关状态产生第二状态信号OK2，该第二状态信号控制第二开关装置200并且由此使调节器输出端402与作为第二子电路200的静态存储器模块(SRAM)连接。取代第二开关装置200的、在图2的实施例中所示的唯一的输出端204还可以设置用于分别连接存储模块2.1、2.2、2.3、2.4的四个输出端(未示出)，其中，第二开关装置在这个(未示出的)实施例中使各个存储模块2.1、2.2、2.3、2.4依次与调节器输出端402连接。
在图2的实施例中，第二开关装置200根据开关状态生成第三状态信号OK3，从而控制第三开关装置300，使得第三开关装置300将调节器输出端402与作为第三子电路3的模拟/数字收发器(TRX)和数字信号处理器(DSP)连接。第三开关装置300产生与开关状态有关的第四状态信号OK4，该第四状态信号到达监控电路500(PowCon)的输入端505。于是监控电路500产生操作信号Ex，该操作信号通过输出端508传输回计算单元600，其中，计算单元600根据操作信号Ex启动随后访问这些子电路1、2、3中至少一个子电路的程序。
监控电路500被构造成通过输出端501、502、503和504与控制输入端106、206、306和406连接，以控制电压调节器400的关断和控制通过开关装置100、200和300的断开，从而将电路置于具有较少电流消耗的睡眠模式。
通过图2的实施例得到多个优点。通过将电压调节器400、第一开关装置100、第二开关装置200和第三开关装置300布置成控制链而避免了不可靠的信号边沿重叠。这种重叠可能导致子电路1、2、3的功能失常并且例如在电压中断时导致存储信息的删除。于是，通过图2的实施例有利地避免了时间上的信号不确定性(英语：RACE-Condition)。借助图2的实施例的控制链消除了接通电流尖峰，这些接通电流尖峰可能例如由于开关装置100、200、300的纯时间控制以及因此在可能的、在时间上的电流重叠的情况下产生。因为异步地控制开关装置，所以不需要时钟，因此时钟在接通过程中不需要是可用的并且有利的是随后才借助时钟开关(Tore)被接入。例如根据操作信号Ex来开关时钟信号(英语：clock)。
图3中示意性地示出了一幅图表，借助该图表来解释说明用于运行根据图1的实施例或根据图2的实施例的电路的方法的方法步骤。
在图3中，复位信号R表示为请求信号。根据请求信号R，通过控制信号St接通电压调节器。在电压调节器的输出端上提供的供电电压VDD随着电压调节器的接通而升高。
如果供电电压VDD的实际值与供电电压的额定值足够一致，那么电压调节器根据所述一致而输出第一状态信号OK1。
根据第一状态信号OK1，第一开关装置将在电压调节器的调节器输出端上提供的供电电压VDD接到第一数字子电路上。在此，施加在第一数字子电路上的电压U1上升到供电电压VDD的值。根据例如通过将施加的电压U1与供电电压进行比较而定义的开关状态，第一开关装置输出第二状态信号OK2。
根据第二状态信号OK2，第二开关装置将在电压调节器的调节器输出端上提供的供电电压VDD接到第二数字子电路上。在此，施加在第二数字子电路上的电压U2上升到供电电压VDD的值。根据例如通过将施加的电压U2与供电电压进行比较而定义的开关状态，第二开关装置输出第三状态信号OK3。
根据第三状态信号OK3，第三开关装置将在电压调节器的调节器输出端上提供的供电电压VDD接到模拟和/或数字的第三子电路上。在此，施加在第三子电路上的电压U3上升到供电电压VDD的值。根据例如通过将施加的电压U3与供电电压进行比较而定义的开关状态，第三开关装置输出第四状态信号OK4。
在图3的实施例中，第四状态信号OK4与第三状态信号OK3通过第三开关装置的功能相关。第三状态信号OK3与第二状态信号OK2通过第二开关装置的功能相关。第二状态信号OK2与第一状态信号OK1通过第一开关装置的功能相关。根据第四状态信号OK4产生信号Ex，该信号Ex对应于由电压调节器和开关装置组成的控制链的完全处理状态。
复位信号R被延长到信号Ex，其方式是复位信号R被存储直至时刻t0并通过信号Ex重新复位。同样示出了被存储的复位信号R’的波形。
也可以实现电压调节器的关断以及借助开关装置将电压调节器的调节器输出端与子电路断开。为此，生成信号AUS，该信号实现开关装置的同时断开。为此电压调节器被同时关断。根据电路中存在的电阻，放电曲线也可以比所示更平坦地衰减。
本发明不限于图1至3所示的设计方案变型。例如也可以在控制链中设置用于更多模拟和/或数字子电路的更多开关装置。将SRAM 2.1、2.2、2.3、2.4设置在控制链的开始也是有利的，从而直接在电压调节器之后接通SRAM(在图2中未示出)。替代地，也可以将SRAM设置在控制链的末端，从而在所有其它子电路之后以电压调节器的输出电压向SRAM供电(在图2中未示出)。根据图2的电路的功能性可特别有利地用于通用的无线电系统，尤其是用于根据工业标准IEEE 802.15.4的无线电系统。
附图标记清单
1、2 数字子电路
2.1、2.2、2.3、2.4 存储模块(SRAM)
3 模拟/数字子电路
100、200、300 开关装置
101、106、201、206、301、306、控制输入端
401、406
102、202、302 输入端
103、203、303、403 信号输出端
104、204、304 输出端
400 电压调节器
402 调节器输出端
404 输入电压端子
405 接地端子
500 监控电路
501、502、503、504、506、508 控制输出端
505、507 输入端
600 计算单元、微控制器
610 唤醒-睡眠监控电路(英语：sleep
controller)
AN 请求信号
AUS 关断信号
Ex 完成信号
IRQ 中断信号
OK1、OK2、OK3、OK4 状态信号
R、R’ 复位信号(reset)
St 控制信号
t、t0 时间、时刻
U1、U2、U3 电压
UB 电池电压
VDD 供电电压。