放大元件 【技术领域】
本发明涉及一种放大元件，特别涉及一种在驻极体电容传声器中使用从而降低失真，并且容易设计增益的放大元件。
背景技术
为了进行驻极体电容传声器(Electret Condenser Microphone：以下为ECM)的阻抗变换以及放大，使用例如结型场效应晶体管(Junction FieldEffect Transistor：以下为J‑FET)或放大集成电路元件(例如参照专利文献1、专利文献2)。
再有，作为在高输入阻抗下可以是低输出阻抗的ECM的放大元件，还开发了基于J‑FET和双极型晶体管的放大元件。
图8是表示以往的放大元件110的电路图。
放大元件100，是将J‑FET120和双极型晶体管130集成化于一个芯片的安装的分立式(个别半导体)元件，ECM115的一端与J‑FET120的栅极连接。J‑FET120的一端(例如源极S)与双极型晶体管130的基极B连接，J‑FET120的另一端(例如漏极D)与双极型晶体管130的集电极C连接。双极型晶体管130的集电极C，经由负载电阻R
L与电源VDD连接。双极型晶体管130的发射极E接地。
放大元件110的动作如下所述。
若由双极型晶体管130的集电极提供电源，则在J‑FET120的漏极D‑源极S之间流过漏极电流IDS。ECM115的电容变化(电压变化)作为栅极电压施加于J‑FET120的栅极G，对应电容的变化量来控制J‑FET120中流过的漏极电流IDS。对应电容变化的漏极电流IDS，由J‑FET120的源极S流至双极型晶体管130的基极B，对双极型晶体管130提供电流并由集电极C‑发射极E之间的电流放大率β(＝ΔI
C/ΔI
B＝hFE)放大。电流放大的结果能够通过负载电阻R
L来进行电压变换，并从双极型晶体管130的集电极C取出作为输出电压Vout的AC分量。
一般情况下J‑FET120是高输入阻抗，即使由ECM115电容变化引起的电荷的流动(电流)微弱也能够作为电压变化而取出(特愿2008‑086638)。
图8的放大元件110中，将ECM115的电压变化以J‑FET120接收，从而源极跟随器(source follower)的电流输出由双极型晶体管(npn型晶体管)130放大。
由此，即使J‑FET120本身是低传输电导系数gm，由于能够通过电流放大率为hFE的双极型晶体管130放大，因此能够通过减小J‑FET120的尺寸以使输入电容的降低来减少输入损耗。[专利文献1]特开2003‑243944号公报[专利文献2]特开平5‑167358号公报
放大集成电路元件(例如专利文献2)，能够通过电路常数适当选择增益(Gain)，一般情况下与使用J‑FET的情况相比较有增益高的优点，但存在电路结构复杂成本也高的问题。
另外，由于放大集成电路元件中也放大进入输入端的噪声，因此音质的指标即S/N由于改变增益而不提高。或者，由于噪声分别由电阻以及半导体产生，因此若电路结构复杂则与简单结构的J‑FET相比增加了噪声源，一般情况下S/N降低。
另一方面，周知J‑FET在高输入阻抗下，作为小信号放大用其低频率杂音少，高频率特性良好。另外，与上述的放大集成电路元件相比电路结构也简单而且廉价。因此，一般的重视高灵敏度的情况下需要放大集成电路元件，但J‑FET下的灵敏度足够的情况下使用J‑FET。
但是，存在仅使用J‑FET输出不能充分放大，增益小的问题。如上述，ECM的传声器灵敏度，由于对放大元件所放大的输出电压Vout的AC分量产生影响，因此为了使传声器灵敏度提高而优选增益较高。为了提高增益而增大J‑FET的面积(元件尺寸)是有效的。但是，由于J‑FET的面积增加，关系到J‑FET的输入电容Cin的增加，因此导致由输入损耗的增加带来S/N的下降。
图8所示的放大元件110，是解决这些问题的元件，能够提供在高输入阻抗下可以是低输出阻抗的ECM的放大元件。
但是，在图8所示的放大元件110中，有时失真特性变得不良。J‑FET120通过栅极电位V
G与源极电位V
S的差值(栅极‑源极之间的电压V
GS)来控制。实际的电路中栅极电位V
G通过栅极电阻R
G在DC下偏置于0V，另外，源极电位V
S由于与双极型晶体管(npn型晶体管130)的基极B连接因此高到基极电位V
B部分的量，因而栅极‑源极间的电压V
GS＝V
G‑V
S。在此，如前文所述，源极电位V
S＝基极电位V
B，其通过对应基极偏置电流的正向基极发射极间电压V
BE(f)被施与电位。
此时，在J‑FET120的夹断电压V
P比栅极‑源极间电压V
GS小的情况下，由于J‑FET120处于关断状态因此放大元件110不动作。另外，在夹断电压V
P比栅极‑源极间电压V
GS大的情况下，有时也引起失真特性的劣化和消耗电流IDD的控制性的下降。
图9，是表示J‑FET120的漏极电流IDS与栅极‑源极间电压V
GS的关系(虚线)，以及传输电导系数gm与栅极‑源极间电压V
GS的关系(下面，称为gm‑V
GS特性；实线)的特性图。纵轴是漏极电流IDS以及传输电导系数gm，横轴是栅极‑源极间电压V
GS。
在J‑FET120的夹断电压V
P接近栅极‑源极间电压V
GS的情况下(V
P＝V
P1)，由于相对于栅极‑源极间电压V
GS的变化的传输电导系数gm的变化变大，因此J‑FET120的输出电流的失真变大。再有，由于夹断电压V
P的器件偏差从而传输电导系数gm的偏差也变得显著，因此也产生电路的增益偏差变大的问题。对此，在J‑FET120的夹断电压V
P比栅极‑源极间电压V
GS充分大的情况下(V
P＝V
P2)，所述的问题点虽然被消除但栅极‑源极间的电压V
GS＝‑V
BE(f)下的漏极电流IDS比前者大幅度的增大，由于该漏极电流IDS由双极型晶体管(npn型晶体管130)放大hFE倍，因此产生放大元件的消耗电流IDD大幅度增加的问题。
【发明内容】
本发明是鉴于这样的问题而完成的，通过以下方式解决该问题，即在驻极体电容传声器以及负载电阻之间连接的放大元件中，所述放大元件，具有结型场效应晶体管、双极型晶体管、第一电阻以及第二电阻，所述结型场效应晶体管的栅极与所述双极型晶体管的一端以及所述第一电阻的一端连接，所述结型场效应晶体管的漏极与所述双极型晶体管的输入端子连接，所述双极型晶体管的高电位侧与所述负载电阻的一端连接，所述第一电阻的另一端接地，所述结型场效应晶体管的源极以及所述双极型晶体管的低电位侧与所述第二电阻的一端连接，所述第二电阻的另一端接地，从所述双极型晶体管的高电位侧取出输出电压。
根据本发明，第一发明中，通过将J‑FET和双极型晶体管集成化从而构成放大元件，并实现将J‑FET的漏极连接于双极型晶体管的基极的结构，由于不发生由源极跟随器所引起的栅极‑源极间电压V
GS的漂移，因此J‑FET的器件设计变得容易。
另外，由于没有栅极‑源极间电压V
GS的漂移，因此也能够减小由器件的偏差引起的增益偏差，能够改善成品率。
第二发明中，通过在双极型晶体管的低电位侧追加反馈电阻R
R，对J‑FET和双极型晶体管的双方进行负反馈从而抑制放大元件的增益变动，能够使输出稳定并改善失真特性。另外，通过设计并提高电路的开环增益，具有：在双极型晶体管的高电位侧外部连接的负载电阻R
L与在低电位侧连接的反馈电阻R
R的比值，对增益设计进行控制的优点，以及可以吸收器件偏差的优点。因此，能够整合增益配置扩大系列销售。
第三发明中，通过由前一级的pnp晶体管与后一级的npn晶体管的达林顿连接构成双极型晶体管，由增加电路的开环增益，能够使放大元件的增益稳定。
第四发明中，将偏置电阻R
D连接于J‑FET的漏极与双极型晶体管的高电位侧之间，通过双极型晶体管的偏置调整确定放大元件的消耗电流IDD的同时，能够加上负反馈从而改善失真特性。再者，通过追加偏置电阻R
D，由于能够在双极型晶体管中使用npn晶体管单体，因此能够使集成电路加工降低成本。
第五发明中，通过将反馈电阻R
S连接于J‑FET的源极，能够使在J‑FET单体下的输出稳定化。另外，通过将反馈电阻R
E连接于双极型晶体管单体(npn晶体管单体)的低电位侧，能够使在双极型晶体管单体下的输出稳定化。
通过反馈电阻R
R对放大元件的整体的输出加上反馈，能够使电路稳定，但通过分别追加所述的偏置电阻R
D、反馈电阻R
S、反馈电阻R
E，可以使输出更加稳定化，并低失真化。附图说明图1是说明本发明的第一实施方式的放大元件的电路图。图2是说明本发明的第一实施方式的放大元件的特性图。图3是说明本发明的第二实施方式的放大元件的电路图。图4是说明本发明的第三实施方式的放大元件的电路图。图5是说明本发明的第四实施方式的放大元件的电路图。图6是说明本发明的第五实施方式的放大元件的电路图。图7是说明本发明的第六实施方式的放大元件的电路图。图8是说明以往的放大元件的电路图。图9是表示以往的放大元件的特性的特性图。图中：10‑放大元件，15‑ECM，20‑J‑FET，30‑双极型晶体管，40‑二极管，110‑放大元件，115‑ECM，120‑J‑FET，130‑双极型晶体管。
【具体实施方式】
参照图1至图7对本发明的实施方式进行说明。
首先，参照图1对第一实施方式进行说明。图1是表示第一实施方式的放大元件10的电路图。
放大元件10，是连接于驻极体电容传声器(ECM)15与负载电阻R
L之间、进行阻抗变换和放大的元件，具有：结型场效应晶体管(J‑FET)20、双极型晶体管30、第一电阻R
G以及第二电阻R
R。
ECM15，将振动膜(振动板)、以及正对该振动膜的电极配置于机体内，取出由声音引起的振动膜的振动作为振动膜以及电极间的静电电容的变化。振动膜由例如高分子材料等构成，并通过驻极体效应在振动膜中使电荷持续。
J‑FET20是传输电导系数为gm的n型J‑FET，具有n型沟道层、p型顶部栅极层、p型底部栅极层、n型源极区域、n型漏极区域。双极型晶体管30是电流放大率为hFE1的pnp型晶体管。
放大元件10中，J‑FET20的栅极G与ECM15的一端以及第一电阻R
G的一端连接，J‑FET20的漏极D与双极型晶体管30的基极B连接。
第一电阻R
G是J‑FET的栅极电阻，其另一端接地，电阻值为1GΩ～10GΩ左右。
负载电阻R
L的电阻值为1kΩ～15kΩ左右，其一端与双极型晶体管30的高电位侧连接，另一端与电源VDD连接。
J‑FET20的源极S，与成为双极型晶体管30的低电位侧的端子的集电极C连接。J‑FET20的源极以及双极型晶体管30的集电极C与第二电阻R
R的一端连接。第二电阻R
R是反馈电阻，电阻值为50～500Ω左右。反馈电阻R
R的另一端接地。
成为双极型晶体管30的高电位侧的发射极，与输出端子连接并取出输出电压。
放大元件10的动作如下。
ECM15的电容变化(电压变化)作为输入电压(栅极‑源极间电压V
GS)的变化施加于J‑FET20的栅极G，控制J‑FET20中流过的漏极电流IDS。漏极D中流过的漏极电流IDS提供给双极型晶体管30的基极B，由双极型晶体管30的发射极E‑集电极C之间的电流放大率hFE1放大。放大后的电流(消耗电流)
![]()
通过负载电阻R
L电压变换，能够从双极型晶体管30的发射极E取出来作为输出电压Vout的AC分量。
J‑FET20是高输入阻抗，即使由ECM15电容变化引起的电荷的流动(电流)微弱也能够作为电压变化取出。
除此以外，在本实施方式中，J‑FET20减小其尺寸，J‑FET20的输入电容Cin成为足够小。
因此，能够相对于ECM15所输出的电容变化，大幅度的减小J‑FET20中的输入损耗。
另一方面，虽然存在J‑FET20的尺寸很小则增益变低的问题，但本实施方式中，能够通过双极型晶体管30放大J‑FET20的输出电流。换句话说，本实施方式的放大元件10，能够兼而具有J‑FET20所产生的高输入阻抗和双极型晶体管30所产生的低输出阻抗。另外，在特性方面，能够通过在初级阶段使用低噪声的J‑FET20，在次级阶段使用提高放大率、线性良好的双极型晶体管30，实现低噪声、高增益、低失真。
在此，放大J‑FET20的输出电流时，本实施方式中，J‑FET20的漏极D与双极型晶体管30的基极B连接。由此，与以往的源极跟随器结构的放大元件(图8)比较，能够实现器件设计容易，并对于器件偏差在失真特性良好的情况下消耗电流IDD偏差少的放大元件。
参照图2进行说明。图2(A)是说明以往结构(图8)与本实施方式的特性的图，即实线表示gm‑V
GS特性以及虚线表示漏极电流IDS与栅极‑源极电压V
GS的特性。另外，图2(B)的虚线是由器件偏差产生偏移的以往的放大元件A1、A2的gm‑V
GS特性，实线是通过本实施方式抑制A1、A2的偏差的放大元件A1’、A2’的gm‑V
GS特性。
如图2(A)，以往的放大元件(图8)的情况下，由于需要将夹断电压V
P设置为栅极‑源极间电压V
GS＝‑V
BE(f)以上，但若过度增加夹断电压V
P则J‑FET20的漏极电流IDS升高，并成为hFE倍的放大元件110的消耗电流也增大，因此设计夹断电压V
P＝‑(V
BE(f)+ΔV)[ΔV＝0.2～0.3V]程度。此时，由于对栅极‑源极间电压V
GS的变化传输电导系数gm也大幅度变化，因此J‑FET120的输出电流的失真变大。再有，由夹断电压V
P的器件偏差导致传输电导系数gm的偏差也很显著，因此也产生电路的增益偏差变大的问题。再者，在此设夹断电压V
P的大小为与绝对值相关的表现。
但是，本实施方式中，由于未采用源极跟随器结构，因此栅极‑源极间电压V
GS＝0V为动作点。因为能将0V作为基准来进行J‑FET20的器件设计，所以由于可以比较容易的设计传输电导系数gm的变化小、无输入时漏极电流IDSS小的器件，因此能够降低作为放大元件的失真。
另外，由于没有输入电压的漂移，因此即使由器件产生夹断电压V
P的偏差的情况，也能够使J‑FET20在传输电导系数gm的变化小的区域动作。因此，能够减小器件偏差所引起的增益的偏差。
再有，本实施方式中，J‑FET20的源极S以及双极型晶体管30的集电极30与反馈电阻R
R连接。通过反馈电阻R
R，放大元件的消耗电流IDD的增加的同时J‑FET20的源极电位根据公式V
S＝R
R×IDD升高，由于在相对于J‑FET20的输入电压(栅极‑源极间电压V
GS)减小的方向动作，因此能够在放大元件整体中实现反馈。
因此，如图2(B)，代替使放大元件10的gm‑VGS特性中的传输电导系数gm下降，能够使变化减少的同时，抑制器件(放大元件A1、A2)间的偏差。由此，能够实现放大元件10的增益稳定化、消耗电流IDD稳定化、稳定频率范围的扩大。
另外，在以往的放大元件(图8)中，以J‑FET的传输电导系数gm和双极型晶体管的hFE决定增益，但本实施方式中反馈电阻R
R与负载电阻R
L的比值对于增益设计起控制作用，可以吸收器件偏差。
本实施方式的放大元件的增益(Gain)，在除去电容的影响的理想状态下以下面的公式计算。
Gain＝R
L/(R
R·(1+1/(R
R(1+hFE1)·gm)))该情况下，如果R
R(1+hFE1)·gm＞＞1，则可以近似为R
L/R
R。在此，若假定gm＝1mS、R
R＝100Ω左右、双极型晶体管30的电流放大率hFE1为50，则
![]()
反馈电阻R
R和负载电阻R
L对增益设计起控制作用。
因此，通过对于外置的负载电阻R
L调整最合适的反馈电阻R
R，能够获得所希望的增益。
图3是表示第二实施方式的放大元件10的电路图。
双极型晶体管30，也可以是在负载电阻R
L的一端与反馈电阻R
R的一端之间，达林顿连接两个双极型晶体管。该情况下前一级是电流放大率为hFE1的pnp晶体管31，后一级是电流放大率为hFE2的npn晶体管32。pnp晶体管31的基极B与J‑FET20的漏极D连接，npn晶体管32的发射极E与反馈电阻R
R的一端连接。
另外，pnp晶体管31的集电极C与npn晶体管32的基极B连接，pnp晶体管31的发射极E和npn晶体管32的集电极C与负载电阻R
L的一端连接，npn晶体管32的发射极E与J‑FET20的源极S连接。
该电路结构中，由于未采用如前所述的源极跟随器结构，因此栅极‑源极间电压V
GS＝0V为动作点。因为能将0V作为基准来进行J‑FET20的器件设计，所以由于可以比较容易的设计传输电导系数gm的变化小、无输入时漏极电流IDS小的器件，因此能够降低作为放大元件的失真。
另外，第二实施方式中，达林顿连接了电流放大率为hFE1的pnp晶体管31和电流放大率为hFE2的npn晶体管32。由此，能够增大将两个晶体管合在一起的电流放大率
![]()
例如，以将达林顿连接两个晶体管时的电流放大率hFE设为500，将J‑FET的传输电导系数gm设为1mS，R
R＝100Ω进行设计的情况下，在上述的增益(Gain)计算公示中，R
R(1+hFE1)·gm＝500＞＞1，传输电导系数gm和电流放大率hFE的少许的偏差，可以说对增益几乎没有影响。
图4是表示放大元件10的第三实施方式的电路图。第三实施方式，是在J‑FET20的漏极D与双极型晶体管30的高电位侧之间连接第三电阻R
D的结构。图4(A)是在第一实施方式的电路中连接第三电阻的情况下的电路，图4(B)是在第二实施方式的电路中连接第三电阻的情况下的电路。
第三电阻R
D是控制输出电流(消耗电流)IDD的偏置电阻，电阻值取10kΩ～100kΩ左右。另外，该电阻也实现作为反馈电阻的功能。由此，在图4(A)的情况下能够在pnp晶体管30中加上反馈，来调整输出电流(消耗电流)IDD。另外，在图4(B)的情况下，能够在达林顿连接的双极型晶体管30内部的pnp晶体管31中加上反馈，来调整输出电流(消耗电流)IDD。再者，偏置电阻R
D给予对增益的影响很小。
图5是表示放大元件10的第四实施方式的电路图。第四实施方式，是将图4(A)的电路的双极型晶体管30的pnp晶体管置换为npn晶体管，在J‑FET20的漏极D与双极型晶体管30的高电位侧之间，连接第三电阻R
D的结构。除此之外，因为与图4(A)相同所以省略说明。
通过追加偏置电阻R
D，能够在双极型晶体管30中使用单个npn晶体管。npn晶体管，与pnp晶体管相比较集成电路加工容易，能够使集成电路加工降低成本。
图6是表示放大元件10的第五实施方式的电路图。第五实施方式，是J‑FET20以及双极型晶体管30分别串联连接电阻的结构。
在此作为一例，表示在具有第二实施方式中所表示的达林顿连接的晶体管的放大元件10中，连接电阻的情况。也就是说，将电阻值为100Ω～100kΩ左右的第四电阻R
S连接于J‑FET20的源极S。另外，将电阻值为50Ω～200Ω左右的第五电阻R
E连接于达林顿连接的后一级的npn晶体管32的发射极E。第四电阻R
S以及第五电阻R
E，分别作为反馈电阻对J‑FET20以及双极型晶体管30加上反馈。由于通过将反馈电阻R
S连接于J‑FET20的源极S，相对地在J‑FET20的输入电压(栅极‑源极间电压V
GS)的减小的方向工作，所以可谋求J‑FET20的输出的稳定。另外，通过将反馈电阻R
E连接于双极型晶体管30(后一级的npn晶体管32的发射极E)，可谋求双极型晶体管30的输出的稳定。
放大元件10作为整体连接反馈电阻R
R。但是，如本实施方式，代替通过在J‑FET20以及双极型晶体管30的各自的输出端加上反馈来使各器件单体下的传输电导系数gm(电流放大率hFE)下降，能够使传输电导gm系数(电流放大率hFE)变化减少的同时抑制器件之间的传输电导系数gm(电流放大率hFE)的偏差。因此，即使在仅反馈电阻R
R不能充分的改善失真特性的情况下，也能够实现良好的失真特性，同时能够使输出稳定化。
再者，图6作为例子表示了将反馈电阻R
S连接于J‑FET20，将反馈电阻R
E连接于双极型晶体管30的情况，但是，反馈电阻也可以仅与J‑FET20或者双极型晶体管30的任意一个连接。另外，双极型晶体管30，不限于是达林顿连接的晶体管，也可以仅以图5所示的npn晶体管构成。另外，在双极型晶体管30的前一级是pnp晶体管的情况下，也可以省略连接于J‑FET20的漏极D侧的偏置电阻R
D。
图7是表示放大元件10的第六的实施方式的电路图。第六实施方式，是将二极管40的阴极CA连接于第一实施方式的J‑FET20的栅极G，将阳极A接地的结构。除此以外的结构，由于与第一实施方式相同省略说明。
该结构中，正向偏置时在栅极电压V
G由于来自外部的噪声等偏向于负的电位的情况下，在二极管40的正向电压V
F下进行限幅。另外，在反向偏置时，能够提高来自外部的静电击穿耐压。
再者，图7是在实施方式1中连接二极管40的结构，但也可以是在第二至第五的实施方式中连接二极管40的结构。