半导体器件的形成方法 【技术领域】
本发明涉及一种半导体器件的形成方法。背景技术 光刻工艺是集成电路制造工艺中不可或缺的重要技术。 所述光刻工艺通常包括如 下步骤， 先在晶圆表面涂布光阻等感光材料， 在感光材料干燥后， 通过曝光机台将光掩模版 上的掩模图形以特定光源曝在所述的感光材料上， 随后， 再以显影剂将感光材料显影， 并利 用显影出来的图形作为屏蔽， 进行蚀刻等工艺， 并最终完成掩模图形的转移。
光刻工艺需要一整套 ( 几块多至十几块 ) 相互间能精确套准的、 具有特定几何图 形的光掩模版。由于光掩模版的质量是影响集成电路功能和芯片成品率的重要因素之一， 随着大规模集成电路工艺技术的迅速发展， 对光掩模版的质量， 包括各种掩模精度、 缺陷密 度和掩模版的耐用性能等都提出了极高的要求。
现有情况下， 一个光掩模版对应一个工艺， 例如离子注入工艺或刻蚀工艺都有特 定的光掩模版与之对应。 在进行一个完整流片时， 其中会涉及上百步的工艺流程， 而如果每 个工艺都采用一个光掩模版， 则不但工艺成本高， 且增加了工艺复杂程度。
例如现有制造半导体器件的工艺中， 在形成低压 PMOS 阱时需要使用一个光掩模 版以进行 N 型离子注入， 在形成低压 NMOS 阱时则需要使用另一个光掩模版以进行 P 型离子 注入 ； 然后， 再要利用一个光掩模版以同时刻蚀去除低压 PMOS 区和低压 NMOS 区的栅氧化 层。 在这一工艺过程中， 一共采用了三个光掩模版， 即离子注入工艺和刻蚀工艺分别使用一 个光掩模版， 提高了工艺成本， 增加了工艺复杂度。
发明内容 本发明解决的问题是提供一种半导体器件的形成方法， 防止每个工艺都采用一个 光掩模版， 则不但工艺成本高， 且增加了工艺复杂程度。
为解决上述问题， 本发明提供一种光掩模版的形成方法， 包括 ： 提供依次形成有膜 层及第一光刻胶层的半导体衬底 ； 将第一光掩模版上的刻蚀图形转移至第一光刻胶层上， 形成第一刻蚀开口 ； 以第一光刻胶层为掩膜， 沿第一刻蚀开口刻蚀膜层， 形成第一预定器 件； 继续以第一光刻胶层为掩膜， 沿第一刻蚀开口向半导体衬底内注入离子， 形成第一预定 掺杂区 ； 去除第一光刻胶层后， 在膜层上形成第二光刻胶层 ； 将第二光掩模版上的刻蚀图 形转移至第二光刻胶层上， 形成第二刻蚀开口 ； 以第二光刻胶层为掩膜， 沿第二刻蚀开口刻 蚀膜层， 形成第二预定器件 ； 继续以第二光刻胶层为掩膜， 沿第二刻蚀开口向半导体衬底内 注入离子， 形成第二预定掺杂区 ； ...... 去除第 n-1 光刻胶层后， 在膜层上形成第 n 光刻胶 层； 将第 n 光掩模版上的刻蚀图形转移至第 n 光刻胶层上， 形成第 n 刻蚀开口 ； 以第 n 光刻 胶层为掩膜， 沿第 n 刻蚀开口刻蚀膜层， 形成第 n 预定器件 ； 继续以第 n 光刻胶层为掩膜， 沿 第 n 刻蚀开口向半导体衬底内注入离子， 形成第 n 预定掺杂区。
可选的， 所述第一预定掺杂区、 第二预定掺杂区 ...... 第 n 预定掺杂区为完整的
离子注入工艺区域。
可选的， 所述第一预定掺杂区、 第二预定掺杂区 ...... 第 n 预定掺杂区的功能是 相同的。
本发明还提供一种半导体器件的形成方法， 包括 ： 提供依次形成有膜层及第一光 刻胶层的半导体衬底 ； 将第一光掩模版上的离子注入图形转移至第一光刻胶层上， 形成第 一离子注入开口 ； 以第一光刻胶层为掩膜， 沿第一离子注入开口向半导体衬底内注入离子， 形成第一预定掺杂区 ； 继续以第一光刻胶层为掩膜， 沿第一离子注入开口刻蚀膜层， 形成第 一预定器件 ； 去除第一光刻胶层后， 在膜层上形成第二光刻胶层 ； 将第二光掩模版上的离 子注入图形转移至第二光刻胶层上， 形成第二离子注入开口 ； 以第二光刻胶层为掩膜， 沿第 二离子注入开口向半导体衬底内注入离子， 形成第二预定掺杂区 ； 继续以第二光刻胶层为 掩膜， 沿第二离子注入开口刻蚀膜层， 形成第二预定器件 ； ...... 去除第 n-1 光刻胶层后， 在膜层上形成第 n 光刻胶层 ； 将第 n 光掩模版上的刻蚀图形转移至第 n 光刻胶层上， 形成第 n 离子注入开口 ； 以第 n 光刻胶层为掩膜， 沿第 n 离子注入开口向半导体衬底内注入离子， 形成第 n 预定掺杂区 ； 继续以第 n 光刻胶层为掩膜， 沿第 n 刻蚀开口刻蚀膜层， 形成第 n 预 定器件。
可选的， 所述第一预定器件、 第二预定器件 ...... 第 n 预定器件的功能是相同的。
可选的， 所述第一预定器件、 第二预定器件 ...... 第 n 预定器件为完整的刻蚀工 艺区域。
与现有技术相比， 本发明具有以下优点 ： 将原有的一步离子注入工艺或刻蚀工艺 分多步去共享至其他离子注入工艺或刻蚀工艺中， 即多步其他离子注入工艺或刻蚀工艺所 采用的光掩模版组合起来形成的图形正好是原有的一步离子注入工艺或刻蚀工艺所需光 掩模版上图形。也就是省去一步离子注入工艺或刻蚀工艺形成器件所需的光掩模版， 而将 形成这一器件的过程分步在其它工艺中形成， 不但简化了工艺步骤， 而且还节省了制造成 本。 附图说明
图 1 是本发明工艺过程中形成半导体器件的第一具体实施方式流程图 ；
图 2 是本发明工艺过程中形成半导体器件的第二具体实施方式流程图 ；
图 3 是本发明将一步离子注入工艺或刻蚀工艺分几步共享至其它工艺中的示意 图；
图 4 至图 9 是本发明在制作栅氧化层工艺过程中使用光掩模版的实施例示意图。 具体实施方式
现有技术在流片过程中， 通常一个光掩模版对应一个工艺， 而在进行一个完成流 片时， 其中会涉及上百步的工艺流程， 如果每个工艺都采用一个光掩模版， 则不但工艺成本 高， 且增加了工艺复杂程度。本发明省去一步离子注入工艺或刻蚀工艺形成器件所需的光 掩模版， 而将形成这一器件的过程分步在其它工艺中形成， 不但简化了工艺步骤， 而且还节 省了制造成本。
本发明工艺过程中形成半导体器件的第一具体实施方式的流程如图 1 所示， 执行步骤 S1， 提供依次形成有膜层及第一光刻胶层的半导体衬底。
执行步骤 S2， 将第一光掩模版上的刻蚀图形转移至第一光刻胶层上， 形成第一刻 蚀开口。
结合图 3， 如果掩模版 102 上的图形为第一刻蚀图形 112， 先将第一刻蚀图形 112 转移至第一光刻胶层上， 经过曝光显影工艺后， 在第一光刻胶层上形成第一刻蚀开口。
执行步骤 S3， 以第一光刻胶层为掩膜， 沿第一刻蚀开口刻蚀膜层， 形成第一预定器 件。
执行步骤 S4， 继续以第一光刻胶层为掩膜， 沿第一刻蚀开口向半导体衬底内注入 离子， 形成第一预定掺杂区。
结合图 3， 掩模版 102 上的图形作为第一刻蚀图形 112， 其与掩模版 100 的离子注 入图形 110 部分重合。因此， 沿第一刻蚀开口向半导体衬底内注入离子， 可以形成完整的预 定掺杂区的一部分。
执行步骤 S5， 去除第一光刻胶层后， 在膜层上形成第二光刻胶层。
执行步骤 S6， 将第二光掩模版上的刻蚀图形转移至第二光刻胶层上， 形成第二刻 蚀开口。 结合图 3， 如果掩模版 104 上的图形为第二刻蚀图形 114， 先将第二刻蚀图形 112 转移至第二光刻胶层上， 经过曝光显影工艺后， 在第二光刻胶层上形成第二刻蚀开口。
执行步骤 S7， 以第二光刻胶层为掩膜， 沿第二刻蚀开口刻蚀膜层， 形成第二预定器 件。
执行步骤 S8， 继续以第二光刻胶层为掩膜， 沿第二刻蚀开口向半导体衬底内注入 离子， 形成第二预定掺杂区。
结合图 3， 掩模版 104 上的图形作为第二刻蚀图形 114， 其与掩模版 100 的离子注 入图形 110 部分重合。因此， 沿第二刻蚀开口向半导体衬底内注入离子形成的第二预定掺 杂区为完整的预定掺杂区的一部分。
执行步骤 S9， ...... 去除第 n-1 光刻胶层后， 在膜层上形成第 n 光刻胶层。
执行步骤 S10， 将第 n 光掩模版上的刻蚀图形转移至第 n 光刻胶层上， 形成第 n 刻 蚀开口。
结合图 3， 如果掩模版 106 上的图形为第 n 刻蚀图形 116， 先将第 n 刻蚀图形 116 转移至第 n 光刻胶层上， 经过曝光显影工艺后， 在第 n 光刻胶层上形成第 n 刻蚀开口。
执行步骤 S11， 以第 n 光刻胶层为掩膜， 沿第 n 刻蚀开口刻蚀膜层， 形成第 n 预定器 件。
执行步骤 S12， 继续以第 n 光刻胶层为掩膜， 沿第 n 刻蚀开口向半导体衬底内注入 离子， 形成第 n 预定掺杂区。
结合图 3， 掩模版 106 上的图形作为第 n 刻蚀图形 116， 其与掩模版 100 的离子注 入图形 110 部分重合。因此， 沿第 n 刻蚀开口向半导体衬底内注入离子形成的第 n 预定掺 杂区为完整的预定掺杂区的一部分。
如图 3 所示， 如果掩模版 100 上的图形为离子注入图形， 掩模版 102、 104、 106 上的 图形为刻蚀图形， 则第一刻蚀图形 112、 第二刻蚀图形 114..... 第 n 刻蚀图形 116 与离子注 入图形 110 完全重合。因此， 通过在多个刻蚀工艺中进行离子注入工艺， 能形成一完整的离
子注入区。
本发明工艺过程中形成半导体器件的第二具体实施方式的流程如图 2 所示， 执行 步骤 S101， 提供依次形成有膜层及第一光刻胶层的半导体衬底。
执行步骤 S102， 将第一光掩模版上的离子注入图形转移至第一光刻胶层上， 形成 第一离子注入开口。
结合图 3， 如果掩模版 102 上的图形为第一离子注入图形 112， 先将第一离子注入 图形 112 转移至第一光刻胶层上， 经过曝光显影工艺后， 在第一光刻胶层上形成第一离子 注入开口。
执行步骤 S103， 以第一光刻胶层为掩膜， 沿第一离子注入开口向半导体衬底内注 入离子， 形成第一预定掺杂区。
执行步骤 S104， 继续以第一光刻胶层为掩膜， 沿第一离子注入开口刻蚀膜层， 形成 第一预定器件。
结合图 3， 掩模版 102 上的图形作为第一离子注入图形 112， 其与掩模版 100 的刻 蚀图形 110 部分重合。因此， 沿第一离子注入开口刻蚀膜层， 可以形成完整的预定器件的一 部分。 执行步骤 S105， 去除第一光刻胶层后， 在膜层上形成第二光刻胶层。
执行步骤 S106， 将第二光掩模版上的离子注入图形转移至第二光刻胶层上， 形成 第二离子注入开口。
结合图 3， 如果掩模版 104 上的图形为第二离子注入图形 114， 先将第二离子注入 图形 114 转移至第二光刻胶层上， 经过曝光显影工艺后， 在第二光刻胶层上形成第二离子 注入开口。
执行步骤 S107， 以第二光刻胶层为掩膜， 沿第二离子注入开口向半导体衬底内注 入离子， 形成第二预定掺杂区。
执行步骤 S108， 继续以第二光刻胶层为掩膜， 沿第二离子注入开口刻蚀膜层， 形成 第二预定器件。
结合图 3， 掩模版 104 上的图形作为第二离子注入图形 114， 其与掩模版 100 的刻 蚀图形 110 部分重合。因此， 沿第二离子注入开口刻蚀膜层形成的第二预定器件为完整的 预定器件的一部分。
执行步骤 S109， ...... 去除第 n-1 光刻胶层后， 在膜层上形成第 n 光刻胶层。
执行步骤 S110， 将第 n 光掩模版上的刻蚀图形转移至第 n 光刻胶层上， 形成第 n 离 子注入开口。
结合图 3， 如果掩模版 106 上的图形为第 n 离子注入图形 116， 先将第 n 离子注入 图形 116 转移至第 n 光刻胶层上， 经过曝光显影工艺后， 在第 n 光刻胶层上形成第 n 离子注 入开口。
执行步骤 S111， 以第 n 光刻胶层为掩膜， 沿第 n 离子注入开口向半导体衬底内注入 离子， 形成第 n 预定掺杂区。
执行步骤 S112， 继续以第 n 光刻胶层为掩膜， 沿第 n 刻蚀开口刻蚀膜层， 形成第 n 预定器件。
结合图 3， 掩模版 106 上的图形作为第 n 离子注入图形 116， 其与掩模版 100 的刻
蚀图形 110 部分重合。因此， 沿第 n 离子注入开口刻蚀膜层形成的第 n 预定器件为完整的 预定器件的一部分。
如图 3 所示， 如果掩模版 100 上的图形为刻蚀图形， 掩模版 102、 104、 106 上的图形 为离子注入图形， 则第一离子注入图形 112、 第二离子注入图形 114...... 第 n 离子注入图 形 116 与刻蚀图形 110 完全重合。因此， 通过在多个离子注入工艺中进行刻蚀工艺， 形成一 完整的半导体器件。
下面结合附图对本发明的第二具体实施方式做详细的说明。
图 4 至图 9 是本发明在制作栅氧化层工艺过程中使用光掩模版的实施例示意图。
如图 4 所示， 提供一半导体衬底 200， 所述半导体衬底 200 内在经过离子注入后形 成有高压 NMOS 阱 202 和高压 PMOS 阱 204。采用热氧化法或化学气相沉积法在半导体衬底 200 上形成栅氧化层 206， 栅氧化层 206 的材料为二氧化硅等。如果采用热氧化法形成栅氧 化层 206， 则将半导体衬底 206 放入炉管内， 在预定温度下通入氧气氧化半导体衬底 200 的 硅表面。
如图 5 所示， 用旋涂法在栅氧化层 206 上形成第一光刻胶层 208 ； 经过曝光显影工 艺后， 将第一光掩模板 ( 未示出 ) 上低压 NMOS 阱图形转移至第一光刻胶层 208 上， 形成低 压 NMOS 阱开口 ； 以第一光刻胶层 208 为掩膜， 沿低压 NMOS 阱开口向半导体衬底 200 注入 P 型离子 209， 形成低压 NMOS 阱 210。其中 P 型离子 209 可以是硼离子。 如图 6 所示， 继续以第一光刻胶层 208， 沿低压 NMOS 阱开口刻蚀栅氧化硅 206 至露 出半导体衬底 200 内的低压 NMOS 阱 210。
如图 7 所示， 灰化法去除第一光刻胶层 208， 然后再用湿法干法刻蚀法去除残留的 第一光刻胶层 208 ； 用旋涂法在栅氧化层 206 和低压 NMOS 阱 210 上形成第二光刻胶层 212 ； 经过曝光显影工艺后， 将第二光掩模板 ( 未示出 ) 上低压 PMOS 阱图形转移至第二光刻胶层 212 上， 形成低压 PMOS 阱开口 ； 以第二光刻胶层 212 为掩膜， 沿低压 PMOS 阱开口向半导体 衬底 200 注入 N 型离子 213， 形成低压 PMOS 阱 214。其中 N 型离子 213 可以为磷离子或砷 离子。
如图 8 所示， 继续以第二光刻胶层 212， 沿低压 PMOS 阱开口刻蚀栅氧化硅 206 至露 出半导体衬底 200 内的低压 PMOS 阱 214。
如图 9 所示， 灰化法去除第二光刻胶层 212， 然后再用湿法干法刻蚀法去除残留的 第一光刻胶层 212。
本实施例中， 在注入离子形成低压 NMOS 阱 210 时同时， 刻蚀去除低压 NMOS 阱 210 上的栅氧化层 206 ； 在注入离子低压 PMOS 阱 214 的同时， 刻蚀去除低压 PMOS 阱 214 上的栅 氧化层 206。该工艺节省了一道注入离子形成低压 NMOS 阱 210 和低压 PMOS 阱 214 后， 需要 一步定义低压 NMOS 阱 210 和低压 PMOS 阱 214 上的栅氧化层 206 刻蚀区域的光掩模版及相 应的光刻过程。
虽然本发明已以较佳实施例披露如上， 但本发明并非限定于此。任何本领域技术 人员， 在不脱离本发明的精神和范围内， 均可作各种更动与修改， 因此本发明的保护范围应 当以权利要求所限定的范围为准。