总线系统和总线从锁定状态中恢复的方法.pdf

上传人:1****2 文档编号:966755 上传时间:2018-03-22 格式:PDF 页数:14 大小:524.45KB
返回 下载 相关 举报
摘要
申请专利号:

CN200810126764.X

申请日:

2008.06.20

公开号:

CN101609440A

公开日:

2009.12.23

当前法律状态:

授权

有效性:

有权

法律详情:

授权|||实质审查的生效|||公开

IPC分类号:

G06F13/38; G06F11/00

主分类号:

G06F13/38

申请人:

华为技术有限公司

发明人:

李延松

地址:

518129广东省深圳市龙岗区坂田华为基地总部办公楼

优先权:

专利代理机构:

北京中博世达专利商标代理有限公司

代理人:

申 健

PDF下载: PDF下载
内容摘要

本发明实施例公开了一种总线系统和总线从锁定状态中恢复的方法,可以解决现有技术中,电路不能以较低的成本实现总线从锁定状态中恢复的问题。所述总线系统,包括主设备和通过总线与该主设备相连的至少一个从设备;所述总线系统还包括控制单元,其中,所述控制单元的I/O管脚分别与所述从设备的电源端连接;所述控制单元还通过I/O管脚与所述主设备的通信接口连接,或与所述总线中的时钟信号线和数据/地址信号线连接。所述方法,包括:检测到总线处于锁定状态;获得使总线锁定的从设备的地址信息;根据所述地址信息,控制为相应的从设备提供电源的控制单元的I/O管脚,使相应的从设备下电。本发明实施例适用于总线电路,如I2C总线电路。

权利要求书

1、  一种总线系统,其特征在于,包括主设备和通过总线与该主设备相连的至少一个从设备;所述总线系统还包括控制单元,其中,
所述控制单元的I/O管脚分别与所述从设备的电源端连接;
所述控制单元还通过I/O管脚与所述主设备的通信接口连接,或与所述总线中的时钟信号线和数据/地址信号线连接。

2、
  根据权利要求1所述的总线系统,其特征在于,所述控制单元为可编程逻辑器件或复杂可编程逻辑器件。

3、
  根据权利要求1或2所述的总线系统,其特征在于,所述总线为I2C集成电路间总线。

4、
  一种总线从锁定状态中恢复的方法,其特征在于,包括:
检测到总线处于锁定状态;
获得使总线锁定的从设备的地址信息;
根据所述地址信息,控制为相应的从设备提供电源的控制单元的I/O管脚,使相应的从设备下电。

5、
  根据权利要求4所述的总线从锁定状态中恢复的方法,其特征在于,所述获得使总线锁定的从设备的地址信息具体为:
主设备存储当前被访问的从设备的地址信息,并将所述地址信息发送给控制单元;或者,
控制单元读取并存储总线上当前被访问的从设备的地址信息。

6、
  根据权利要求4所述的总线从锁定状态中恢复的方法,其特征在于,所述使相应的从设备下电之后,还包括:
延时一段时间,控制为所述从设备提供电源的控制单元的I/O管脚,使所述从设备上电。

7、
  根据权利要求4至6中任一权利要求所述的总线从锁定状态中恢复的方法,其特征在于,所述控制单元为可编程逻辑器件或复杂可编程逻辑器件。

8、
  根据权利要求7所述的总线从锁定状态中恢复的方法,其特征在于,所述总线为I2C总线。

9、
  根据权利要求8所述的总线从锁定状态中恢复的方法,其特征在于,所述检测到总线处于锁定状态具体为:
获得总线的时钟周期,以及总线中时钟信号为高电平、数据/地址信号为低电平的持续时间;
根据所述时钟周期,判断所述持续时间是否超过半个时钟周期,如果是,则总线处于锁定状态。

说明书

总线系统和总线从锁定状态中恢复的方法
技术领域
本发明涉及通信技术,特别涉及一种总线系统和总线从锁定状态中恢复的方法。
背景技术
I2C(Inter Integrated Circuit)集成电路间总线是Philips(飞利浦)公司发明的一种低成本的芯片间通信总线,它只包含两个信号:SCL和SDA,其中,SCL是串行时钟信号,SDA是串行数据/地址信号。I2C总线的主要特点是:(1)采用主从结构,通常由一个主设备和多个从设备组成,也可以支持多个主设备;(2)同步总线,SCL为同步的时钟信号,由主设备驱动,SDA由主设备或从设备驱动;(3)有三种工作模式:标准模式,速率是100Kbps;快速模式,速率是400Kbps;高速模式,速率是3.4Mbps;(4)总线结构,便于扩充新设备;(5)信号管脚数少,芯片的实现成本低,印制板布线也很方便。
I2C总线目前已经在通信设备、家用电器等领域得到了广泛使用,主要用于芯片间管理、控制信息的传送,例如服务器领域的SMbus(System Managementbus,系统管理总线)、电信领域的IPMI(Intelligent Platform ManagementInterface,智能平台管理接口)都是基于I2C总线设计而成的。
图1为采用主从连接方式的I2C总线电路图,在该电路中,一个主设备通过I2C总线连接有多个从设备。I2C总线虽然简单易用,但是存在总线拓扑结构固有的一个不足之处,即容易发生总线挂死或锁定的问题。在正常情况下,总线信号空闲时是高电平,如果总线上的一个设备由于某种原因(例如I2C总线传输时单板发生复位)将信号线拉低,那么其他设备将无法使用总线。
为了使总线从锁定状态中恢复,现有技术中主要采用以下两种技术方案:
第一种技术方案:当I2C总线发生锁定后,主设备连续发出9个以上的SCL时钟信号,使从设备内部的状态机恢复到空闲状态,即SDA恢复到高电平,于是I2C总线恢复正常,可以重新发起数据传输。
第二种技术方案:如图2所示,电源通过MOS(Metal Oxide Semiconductor,金属氧化物半导体)管或继电器连接到从设备,单板软件通过控制它们的接通或关断,使从设备从锁定状态中恢复正常。
在实现本发明过程中,发明人发现现有技术中至少存在如下问题:其技术方案的实现要么依赖于具体的芯片,才能保证总线从锁定状态中恢复;要么需要增加额外的器件,成本较高。
发明内容
本发明实施例提供一种能够以较低的成本实现总线从锁定状态中恢复的总线系统和总线从锁定状态中恢复的方法。
一种总线系统,包括主设备和通过总线与该主设备相连的至少一个从设备;所述总线系统还包括控制单元,其中,
所述控制单元的I/O输入/输出管脚分别与所述从设备的电源端连接;
所述控制单元还通过I/O管脚与所述主设备的通信接口连接,或与所述总线中的时钟信号线和数据/地址信号线连接。
一种总线从锁定状态中恢复的方法,包括:
检测到总线处于锁定状态;
获得使总线锁定的从设备的地址信息;
根据所述地址信息,控制为相应的从设备提供电源的控制单元的I/O管脚,使相应的从设备下电。
本发明实施例中,利用控制单元的I/O管脚为从设备提供电源。当检测到总线处于锁定状态时,先获得使总线锁定的从设备的地址信息,然后控制为相应的从设备提供电源的控制单元的I/O管脚,使相应的从设备下电,从而使总线从锁定状态中恢复。该方法实现简单,成本低。
附图说明
图1为现有技术中I2C总线采用主从连接方式的电路连接示意图;
图2为现有技术中电源通过MOS管或继电器为从设备供电的电路连接示意图;
图3为本发明总线系统实施例的电路连接示意图;
图4为I2C总线写操作的时序图;
图5为I2C总线的开始和结束条件所对应的时序图;
图6为本发明方法实施例的流程图;
图7为本发明方法实施例的具体流程示意图。
具体实施方式
本发明实施例提供一种能够以较低的成本实现总线从锁定状态中恢复的总线系统和总线从锁定状态中恢复的方法。下面结合附图对本发明实施例作详细说明。
如图3所示,本发明实施例的总线系统,包括主设备301和通过I2C总线与该主设备301相连的N个从设备(N)303,N为整数,N≥1;
所述总线系统还包括控制单元302,控制单元302的I/O(输入/输出)管脚分别与从设备303的电源端连接;控制单元302还通过I/O管脚与主设备301的通信接口连接,或与I2C总线中的时钟信号线SCL和数据/地址信号线SDA连接。
其中,控制单元302为PLD(Programmable Logic Device,可编程逻辑器件)或CPLD(Complex PLD,复杂可编程逻辑器件)等器件。下面以PLD为例对本发明实施例予以说明。
目前在通信领域的单板设计中,PLD使用的越来越多,它们的容量、速率、接口特性由设计者根据需要选择,既可以完成简单的地址译码、时序调整和接口适配,也能实现复杂的协议和算法处理功能,而且功能可以在线重新配置,使用非常方便,这些优点使PLD成为单板上很常见的单元电路。由于I2C总线的从设备一般是EEPROM(Electrically Erasable Programmable ReadOnly Memory,电可擦可编程只读存储器)、RTC(Real Time Clock,实时钟)、传感器之类的小器件。这些器件的功耗都很低,以EEPROM为例,它的工作电流在3mA以内,工作电压是1.8-5.5V。而PLD的I/O管脚驱动能力可以达到20mA以上,逻辑电平可以选择TTL或CMOS,能够满足从设备对电源电压和电流的要求,因此可以用PLD的I/O管脚作为I2C总线从设备的电源。在PLD的I/O管脚提供的电流满足要求的情况下,本发明实施例的技术方案也可以用于其他类型的总线连接电路中。
本实施例中,控制单元302为PLD,利用PLD的I/O管脚为从设备303提供电源。正常状态时,PLD的I/O管脚输出高电平,使从设备303上电后正常工作;当总线处于锁定状态时,主设备301获得使总线锁定的从设备的地址信息,并将该地址信息通过通信接口发送给PLD,或者PLD读取和存储总线上当前被访问的从设备的地址信息(此时PLD与总线的SCL和SDA连接)。根据所述地址信息,PLD控制相应的I/O管脚输出低电平,使相应的从设备下电,从而总线从锁定状态中恢复。本发明实施例利用了PLD的I/O管脚来控制从设备303的上下电,电路实现简单,成本低。
下面以总线进行写操作为例介绍I2C总线的基本时序。
如图4、图5所示,I2C总线进行写操作时,数据传输由主设备发起,它先产生一个START(开始)条件,即SCL为高电平的时候,SDA从高电平变为低电平,然后再依次输出7位的设备地址和1位的读写指示,后者为低电平表示写操作,高电平表示读操作。总线上的所有从设备接收到这些信号之后会与自己的设备地址信息进行比较,地址信息相同的从设备即被选中。从设备被选中后会在SDA上输出一个低电平的ACK确认信号。接着,主设备发出8位的字地址和待写入的数据,从设备将数据接收下来并产生与字地址和数据分别对应的两个ACK确认信号。最后,主设备产生一个STOP条件,即SCL为高电平的时候SDA从低电平变为高电平,本次总线传输结束。
在I2C总线的传输过程中,从设备输出的ACK确认信号或者数据都是由主设备产生的SCL信号来驱动,如果当SDA被从设备驱动为低电平的时候发生了单板复位,SCL信号会变为高电平,而SDA信号将被从设备一直驱动为低电平,这就是I2C总线发生锁定的原因。因此可知,如果总线为锁定状态,则使总线锁定的从设备为当前被访问的从设备。
进而本实施例中,获得使I2C总线锁定的从设备的地址信息可以有两种方案,一种是:主设备存储当前访问的从设备的地址信息,并将该地址信息通过通信接口发送给PLD;另一种是:PLD通过与I2C总线连接的I/O管脚,读取并存储总线上当前被访问的从设备的地址信息,从而得到使总线锁定的从设备的地址信息。最后,PLD根据所述地址信息,对相应的从设备进行上下电控制,从而使总线从锁定状态中恢复。上述第二种方案中,PLD还可以读取I2C总线的信号状态,检测总线是否锁定,因此I2C总线的锁定状态检测、从设备的上下电控制都可以统一在PLD中实现,简化单板的设计。
本发明实施例利用了控制单元302的I/O管脚来控制从设备的上下电,省去了MOS管、继电器等电源控制器件,电路实现比较简单,单板成本低;并且I2C总线的锁定状态检测、从设备的上下电控制都可以在控制单元302中实现,能够简化单板的设计。本发明实施例适用于总线电路,特别适用于I2C总线电路。
与上述总线系统相对应,本发明实施例还提供一种总线从锁定状态中恢复的控制方法,如图6所示,它包括:
步骤601:检测到总线处于锁定状态;
步骤602:获得使总线锁定的从设备的地址信息;
该步骤具体为:
主设备存储当前被访问的从设备的地址信息,并将所述地址信息发送给控制单元;或者,
控制单元读取并存储总线上当前被访问的从设备的地址信息。
步骤603:根据所述地址信息,控制为相应的从设备提供电源的控制单元的I/O管脚,使相应的从设备下电。
并且,为了使相应的从设备能够恢复使用,所述使相应的从设备下电步骤之后,还包括:
延时一段时间,控制为所述从设备提供电源的控制单元的I/O管脚,使所述从设备上电。
本实施例中,控制单元为PLD或CPLD等器件。本发明实施例同样利用了PLD的I/O管脚来控制从设备的上下电,电路实现比较简单,单板成本低。其中,总线为I2C总线,也可以为其他类型的总线。
下面以控制单元采用PLD为例,详细介绍本发明实施例实现总线从锁定状态中恢复的一种方式:
PLD读取总线上当前被访问的从设备的地址信息,然后将地址信息存储在PLD中的地址寄存器中,并根据地址信息对相应的从设备进行上下电控制。
具体流程如图7所示,在单板上电701的时候,PLD的地址寄存器清零702。当I2C总线的主设备发起一次传输703时,地址寄存器先将目标从设备(即被访问的从设备)的地址信息记录下来704;执行步骤705:如果本次传输正常完成,总线没有发生锁定,则PLD自行将地址寄存器清零702,如果传输过程中发生了总线锁定,例如单板发生了复位,则地址寄存器中的地址信息一直有效,该地址信息可以由主设备读取或清除,或者被下一次总线传输的目标从设备的地址信息所覆盖。根据地址寄存器中的地址信息,PLD将对应的从设备下电706,从而总线从锁定状态中恢复。然后,延时一段时间707(通常几毫秒即可),PLD使对应的从设备上电708,同时地址寄存器中的地址信息保持不变709,主设备可以重新发起传输703。
另外,为了在较短的时间内即可检测出I2C总线处于锁定状态,所述步骤601:检测到总线处于锁定状态具体为:
获得总线的时钟周期,以及总线中时钟信号SCL为高电平、数据/地址信号SDA为低电平的持续时间;
根据所述时钟周期,判断所述持续时间是否超过半个时钟周期,如果是,则总线处于锁定状态。
从图5中可以看出,在正常情况下I2C总线的SCL为高电平、SDA为低电平时的持续时间不会超过半个SCL时钟周期。而SCL信号是由主设备产生的,通常可以由软件设置工作频率,因此这个数据是已知的,由此可以计算出总线的时钟周期。在I2C总线发生锁定的情况下,即SCL为高电平、SDA为低电平的时间则会超过半个SCL时钟周期。通过这种差异,就可以快速识别出I2C总线是否进入了锁定状态,从而采取措施使总线从故障中恢复。
由上可知,本发明实施例一方面可以通过控制单元(如PLD、CPLD)的I/O管脚对从设备供电,并进行上下电的控制,从而能够以较低的成本实现总线从锁定状态中恢复;另一方面还可以通过对总线中的时钟信号、数据/地址信号的状态监测,在较短的时间内检测出总线处于锁定状态,从而能够使总线尽快恢复正常。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。

总线系统和总线从锁定状态中恢复的方法.pdf_第1页
第1页 / 共14页
总线系统和总线从锁定状态中恢复的方法.pdf_第2页
第2页 / 共14页
总线系统和总线从锁定状态中恢复的方法.pdf_第3页
第3页 / 共14页
点击查看更多>>
资源描述

《总线系统和总线从锁定状态中恢复的方法.pdf》由会员分享,可在线阅读,更多相关《总线系统和总线从锁定状态中恢复的方法.pdf(14页珍藏版)》请在专利查询网上搜索。

本发明实施例公开了一种总线系统和总线从锁定状态中恢复的方法,可以解决现有技术中,电路不能以较低的成本实现总线从锁定状态中恢复的问题。所述总线系统,包括主设备和通过总线与该主设备相连的至少一个从设备;所述总线系统还包括控制单元,其中,所述控制单元的I/O管脚分别与所述从设备的电源端连接;所述控制单元还通过I/O管脚与所述主设备的通信接口连接,或与所述总线中的时钟信号线和数据/地址信号线连接。所述方法。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 物理 > 计算;推算;计数


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1