《基于CMOS工艺的低压运算放大器.pdf》由会员分享，可在线阅读，更多相关《基于CMOS工艺的低压运算放大器.pdf（7页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN102006022A43申请公布日20110406CN102006022ACN102006022A21申请号201010582102022申请日20101209H03F3/45200601H03F1/3020060171申请人中国电子科技集团公司第二十四研究所地址400060重庆市南岸区南坪花园路14号72发明人谭旻刘凡54发明名称基于CMOS工艺的低压运算放大器57摘要本发明涉及一种基于CMOS工艺的低压运算放大器。它含有三个偏置电流设置PMOS管、一个PMOS差分输入对、两个由NMOS管组成的电流镜、一个由PMOS管组成的电流镜和两个工作在亚阈值区的电平移位PMOS管。本。
2、发明的低压运算放大器结构新颖、电路简单，消除了NMOS器件的阈值电压必须大于寄生PNP管的发射极基极电压VEBON的限制，可采用任意阈值的标准CMOS工艺实现。本发明电路工作电压低于1V，所需静态电流小，且基本不随温度变化。本发明可以广泛地应用于工作电压在1V以下的模拟集成电路领域，尤其是SUB1VCMOS带隙基准源电路中。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书1页说明书3页附图2页CN102006035A1/1页21一种基于CMOS工艺的低压运算放大器，其特征在于，它含有一个偏置电流单元，为低压运算放大器提供偏置电流，包括PMOS管MP4、MP1、MP5，其。
3、中，MP4，MP1和MP5的源极均与电源VDD相接，MP4，MP1和MP5的栅极均与偏置电压端VBP相接，MP4的漏极、MP6的源极与MN3、MN1的栅极连接在一起，MP1的源极、MP的源极与MP的源极连接在一起，MP5的漏极、MP7的源极与MN2的栅极、MN4的栅极连接在一起；和一个PMOS差分对，为低压运算放大器提供输入，包括PMOS管MP、MP，其中，MP、MP的源极与MP1的漏极连接在一起，MP的栅极接低压运算放大器的正向输入端VIN，MP的栅极接低压运算放大器的的负向输入端VIN，MP的漏极、MN1的漏极与MP6的栅极连接在一起，MP的漏极、MN2的漏极与MP7的栅极连接在一起；和第。
4、一电流镜，为正向输入信号VIN提供信号路径，包括NMOS管MN1、MN3，其中，MN3、MN1的源极接地GND，MN3、MN1的栅极与MP6的源极相接，MN1的漏极与MP的漏极相接，MN3的漏极与MP2的漏极相接，同时作低压运算放大器的输出端VO；和第二电流镜，为负向输入信号VIN提供信号路径，包括NMOS管MN2、MN4，其中，MN2、MN4的源极接地GND，MN2、MN4的栅极与MP7的源极相接，MN2的漏极与MP的漏极相接，MN4的漏极与MP3的漏极相接；和第三电流镜，为负向输入信号VIN提供信号路径，包括PMOS管MP3、MP2，其中，MP3、MP2的源极接电源VDD，MP3、MP2的。
5、栅极与MP3的漏极相接，MP3的栅极、MP3的漏极和MN4的漏极连接在一起，MP2的漏极与MN3的漏极相接；和两个电平位移管，用于降低MN1、MN2的漏源极间的电压差，包括PMOS管MP6、MP7，其中，MP6的漏极接地GND，MP6的栅极、MP的漏极和MN1的漏极连接在一起，MP6的源极、PM4的漏极和MN3的栅极、MN1的栅极连接在一起，MP7的漏极接地GND，MP7的栅极、MP的漏极和MN2的漏极连接在一起，MP7的源极、MP5的漏极和MN2的栅极、MN4的栅极连接在一起。权利要求书CN102006022ACN102006035A1/3页3基于CMOS工艺的低压运算放大器技术领域0001。
6、本发明涉及一种低压运算放大器，特别涉及一种基于CMOS工艺的低压运算放大器。它的直接应用领域是低压模拟集成电路，特别是SUB1V的CMOS带隙基准源电路。背景技术0002低压低功耗是模拟集成电路设计的两个重要发展趋势，越来越多的集成电路系统将在1V以下单电源电压下工作。SUB1VCMOS带隙基准是电源电压低于1V的模拟集成电路的核心单元之一，而工作电压低于1V的低压运算放大器则直接决定了SUB1VCMOS带隙基准的性能。0003用于SUB1V带隙基准的常规低压运算放大器通常要么需要使用特殊工艺，要么对工艺的参数有一定要求。图1是一种采用直流电平移位电流镜技术的低压运算放大器电路图。参见文献1K。
7、NLEUNGANDPKTMOK，“ASUB1V15PPM/CMOSBANDGAPVOLTAGEREFERENCEWITHOUTREQUIRINGLOWTHRESHOLDVOLTAGEDEVICE，”IEEEJOFSOLIDSTATECKTS，VOL37，PP526530，APR2002。此常规低压运算放大器虽然能够在标准工艺下实现，但它有一个基本要求NMOS的阈值电压要必须大于寄生PNP管的发射极基极电压VEBON，也就是处于饱和工作状态时的PNP管QPC1A和QPC2A的发射极和基极之间的压降，这个值在常温下通常为07V左右。0004当NMOS晶体管的阈值电压大于一个VEBON时，才能保证N。
8、MOS晶体管MN1A和MN2A工作在饱和区。当NMOS晶体管的阈值电压小于一个VEBON的时候，MN1A和MN2A的漏源电压会小于它们各自的过驱动电压，从而使得MN1A和MN2A工作在线性区，而不是饱和区，就会导致整个运算放大器静态电流的增大。此现象在低温时尤为明显，由于在低温时通常NMOS的阈值电压随温度减小而增加的幅度要小于VEBON随温度减小而增加的幅度，导致MN1A和MN2A的漏源电压变得更小，更进一步进入线性区，使得运算放大器的性能参数比如说输入失调，静态电流等变得更差，因而显著地影响带隙基准源电路的性能。发明内容0005本发明提供一种基于CMOS工艺的低压运算放大器，以克服常规低压。
9、运算放大器对于NMOS晶体管阈值电压必须大于一个VEBON的限制，且可采用任意阈值电压的标准CMOS工艺实现，工作电压低于1V，所需静态电流小。0006本发明解决上述技术问题所采取的技术方案在于本发明的一种基于CMOS工艺的低压运算放大器，含有0007一个偏置电流单元，为低压运算放大器提供偏置电流，包括0008PMOS管MP4、MP1、MP5，其中，MP4，MP1和MP5的源极均与电源VDD相接，MP4，MP1和MP5的栅极均与偏置电压端VBP相接，MP4的漏极、MP6的源极与MN3、MN1的栅极连接在一起，MP1的源极、MP的源极与MP的源极连接在一起，MP5的漏极、MP7的源极与MN2的栅。
10、极、MN4的栅极连接在一起；和说明书CN102006022ACN102006035A2/3页40009一个PMOS差分对，为低压运算放大器提供输入，包括0010PMOS管MP、MP，其中，MP、MP的源极与MP1的漏极连接在一起，MP的栅极接低压运算放大器的正向输入端VIN，MP的栅极接低压运算放大器的的负向输入端VIN，MP的漏极、MN1的漏极与MP6的栅极连接在一起，MP的漏极、MN2的漏极与MP7的栅极连接在一起；和0011第一电流镜，为正向输入信号VIN提供信号路径，包括0012NMOS管MN1、MN3，其中，MN3、MN1的源极接地GND，MN3、MN1的栅极与MP6的源极相接，MN。
11、1的漏极与MP的漏极相接，MN3的漏极与MP2的漏极相接，同时作低压运算放大器的输出端VO；和0013第二电流镜，为负向输入信号VIN提供信号路径，包括0014NMOS管MN2、MN4，其中，MN2、MN4的源极接地GND，MN2、MN4的栅极与MP7的源极相接，MN2的漏极与MP的漏极相接，MN4的漏极与MP3的漏极相接；和0015第三电流镜，为负向输入信号VIN提供信号路径，包括0016PMOS管MP3、MP2，其中，MP3、MP2的源极接电源VDD，MP3、MP2的栅极与MP3的漏极相接，MP3的栅极、MP3的漏极和MN4的漏极连接在一起，MP2的漏极与MN3的漏极相接；和0017两个电。
12、平位移管，用于降低MN1、MN2的漏源极间的电压差，包括0018PMOS管MP6、MP7，其中，MP6的漏极接地GND，MP6的栅极、MP的漏极和MN1的漏极连接在一起，MP6的源极、PM4的漏极和MN3的栅极、MN1的栅极连接在一起，MP7的漏极接地GND，MP7的栅极、MP的漏极和MN2的漏极连接在一起，MP7的源极、MP5的漏极和MN2的栅极、MN4的栅极连接在一起。0019有益效果0020本发明的基于CMOS工艺的低压运算放大器，通过使用工作在亚阈值电压区的PMOS管来实现电平移位电路，使得1低压运算放大器无需使用高阈值电压的NMOS管，消除了NMOS器件的阈值电压必须大于寄生PNP管。
13、的发射极基极电压VEBON的限制，可采用任意阈值的标准CMOS工艺来实现；2静态电流小，基本不随温度变化的。0021在55到125的全温范围内，常规低压运算放大器的静态电流的最大值一般为最小值的7倍以上，而本发明电路的静态电流值基本不随温度变化。在55时，常规低压运算放大器的静态电流可达45A左右，在相同的偏置电压条件下，本发明的运算放大器的静态电流小于218A，因而本发明电路的功耗较之常规低压运算放大器减小20倍以上。附图说明0022图1是常规低压运算放大器的电路图；0023图2是本发明基于CMOS工艺的低压运算放大器的电路图；0024图3是常规低压运算放大器的静态电流随温度变化的曲线图；0。
14、025图4是本发明基于CMOS工艺的低压运算放大器的静态电流随温度变化的曲线图。具体实施方式0026本发明的具体实施方式不仅限于下面的描述，现结合附图加以进一步说明。0027本发明具体实施的基于CMOS工艺的低压运算放大器的电路图如图2所示。它的具说明书CN102006022ACN102006035A3/3页5体结构和连接关系与本说明书的发明内容部分相同，此处不再重复。它的工作原理如下0028如图2所示，通过外部提供的偏置电压VBP，PMOS管MP4、MP1、MP5为本发明的运算放大器提供适当的偏置电流。根据VIN和VIN值的不同，运算放大器分别处于正向放大状态和反向放大状态。0029当VIN。
15、值大于VIN值时，运算放大器处于正向放大状态。此时，流经MN2的电流要大于流经MN1的电流。由于MN3和MN1构成第一电流镜，流经MN1的电流通过镜像后流经MN3；同样，MN2和MN4构成第二电流镜，MP3和MP2也构成第三电流镜，而流经MN2的电流通过第二、第三电流镜，镜像后流经MP2。由于流经MN2的电流要大于流经MN1的电流，通过电流镜镜像之后，流经MP2的电流同样会大于流经MN3的电流，此时流经MP2的电流和流经MN3的电流产生冲突，VO电压被拉高，从而维持电路处于正常工作状态，运算放大器处于正向放大状态。0030当VIN值小于VIN值时，运算放大器处于反向放大状态。此时，流经MN2的。
16、电流要小于流经MN1的电流。由于MN3和MN1构成第一电流镜，流经MN1的电流通过镜像后流经MN3。同样，同样，MN2和MN4构成第二电流镜，MP3和MP2也构成第三电流镜，流经MN2的电流通过第二、第三电流镜，镜像后流经MP2。由于流经MN2的电流要小于流经MN1的电流，通过电流镜镜像之后，流经MP2的电流同样会小于流经MN3的电流，此时流经MP2的电流和流经MN3的电流产生冲突，VO电压被拉低，从而维持电路处于正常工作状态，运算放大器处于反向放大状态。0031通过对MP6、MP7的宽长比和MP4和MP5偏置电流的设计，确保MP6、MP7工作在亚阈值状态，根据亚阈值状态的特征，此时MP6、M。
17、P7的栅源电压要小于NMOS管MN1和MN2的阈值电压，从而使得MN1、MN2的漏源电压大于它们相应的过驱动电压，确保MN1、MN2始终工作在饱和区。此时电路的最低工作电压约为VGS加上一个过驱动电压，因此可做到1V以下。0032通过CADENCE软件仿真，在相同的偏置电压条件下，分别得到常规低压运算放大器和本发明电路的静态电流随温度变化的情况。0033图3是常规低压运算放大器的静态电流随温度变化的曲线图。在55时，常规低压运算放大器的静态电流约为45A；在125时，此电路的静态电流约为6A。在55到125的整个温度范围内，常规运算放大器的静态电流的最大值为最小值的七倍以上。0034图4是本发。
18、明电路的静态电流随温度变化的曲线图。在55时，本发明电路的静态电流约为2177A；在125时，本发明电路的静态电流约为2161A。在同等条件下，与常规低压运算放大器相比，本发明的低压运算放大器不但所需静态电流更小，而且基本不随温度变化。0035本发明的低压运算放大器采用TSMC018M工艺实现。0036本发明电路中的PMOS、NMOS管的基本参数为0037NMOS管的阈值电压VT0461V0543V；0038PMOS管的阈值电压VT0413V0463V；0039NMOS管、PMOS管的栅氧厚度3947NM4213NM；0040MP1、MP4，MP5的栅的宽长比4M/1M；0041MP2、MP3的栅的宽长比2M/1M；0042MN1、MN2、MN3、MN4的栅的宽长比1M/1M；0043MP6、MP7的栅的宽长比4M/018M；0044MP、MP的栅的宽长比20M/5M。说明书CN102006022ACN102006035A1/2页6图1图2说明书附图CN102006022ACN102006035A2/2页7图3图4说明书附图CN102006022A。