每个线圈带有不足一匝的可分式电感器 及包括这种电感器的PCB 【技术领域】
本发明一般涉及逻辑集成电路，具体则涉及能顺利应用于同步整流器电路的简单可分式线绕电感器结构。更确切地说，本发明提供电源组件中的输出电感器，将输出电感线圈纳入印刷电路板系统，以降低成本和设计的复杂性，并改善噪声性能。发明背景
分布电源市场的发展导致电源组件领域的研究增加。因此，在过去几年中电源组件的功率密度增长了四倍。并且由于改善了电流半导体器件并实现了电源组件的同步整流，使电源组件的效率显著增长。由于逻辑集成电路在较高工作频率下，转向较低的工作电压，并且整个系统的体积继续减小，因此需要更小的电源设计和更高效率的电源组件。
在努力改进效率并提高功率密度的过程中，对于这几种类型的应用来说，同步整流成为必须采用的技术。由于低压半导体器件已发展成为有前途的技术，同步整流在过去十年中已得到普及。然而，电源电子设计工程师仍然受到挑战，需要设计出具有高功率密度、高效率、低输出电压及高输出电流的电源组件。
可以进行同步整流的电源组件一般包含一个单个线绕输出电感器，这个电感器连接到同步整流器电路的输出负载。由于其简单并减少了元件数量，因此已成为一般采用的最普遍的方法了。被称为“四分之一块(quarter brick)”的电源组件结构可用于电路板空间有限制的情况。有一种四分之一块电源组件地尺寸为：长2.28英寸、宽1.45英寸、高0.5英寸。
四分之一块电源组件与其他类似的电源组件的结构一样，一般都把输入插头和输出插头设置在组件的相对两端。主要由于封装以及电路设计的限制，要求输出电感器接在电感器的输入和输出端的相对两端。采取这种结构，结果使线圈的结构多出半匝，这样又影响了电感磁芯中最终的磁通量分布图。尤其是由输出电感器终端产生的不足一匝的电感量随电流而增加，因此电感器容易饱和。发明概述
本发明实现的技术优点在于可分式电感器作为输出电感器可以顺利地应用于同步整流器电路。本发明包含新型可分式电感器设计，可以纳入四分之一块电源组件，将电感线圈和磁性元件合并到定标平台上。可在不影响输出电感器设计的情况下，实现最佳电路设计及封装结构。
根据本发明所公开的一个实施方案，可分式电感器包含一个电感器磁芯，电感器磁芯的结构是从一个基体构件上伸出第一、第二、第三支柱。第一和第二支柱预先设置，在基体构件的表面上隔开距离，形成第一个凹槽区域。第二支柱又和第三支柱一起形成第二个凹槽区域，第二个凹槽区域由第二支柱将其与第一凹槽区域分开。电感器还包含围绕电感磁芯设置的电感线圈，当电流流过电感线圈时，通过第一、第二、第三支柱形成大致相等的磁通量。
在本发明的一个实施方案中，可分式电感器被纳入印刷电路板(PCB)系统中，印刷电路板系统包含多个PCB层。每个PCB层包括预先设置在两个基体材料亚层之间的导电磁芯亚层，每个导电磁芯亚层制成预定的电路路径。PCB系统还包括多个预先设置在PCB层之间的绝缘层以及贯穿PCB层的第一、第二、第三个开孔。按照本发明，开孔是用来接纳电感磁芯的。电感磁芯相应的支柱能够插入PCB系统中对应的开孔。
在又一实施方案中，采用本发明的同步整流器电路中，可分式电感器构成同步整流电路次级端的输出电感器。
本发明的一个技术优点是易于在诸如四分之一块电源组件等的电源组件系统中采纳本发明的电感器结构。
本发明的又一个技术优点是这种新型的电感器结构可以用来对共态噪声进行滤波，并减小滤波器电路的输出噪声。
本发明的另一个技术优点是可以在其他电源电路布局中采用本发明的可分式电感器结构，例如全电桥电路和推挽电路。附图简述
参考附图的下列描述，可以对本发明的上述特征及优点得到更清晰的理解。
图1说明同步整流器电路中现有技术的单个电感器结构。
图2A-C说明带有负载Co的输出电感器的等效结构。
图3表示本发明的可分式电感器。
图4A是具有不同绕线匝数的本发明电感器的顶视图。
图4B说明具有不同绕线匝数的本发明电感器的磁特性。
图5A是具有相同绕线匝数的本发明电感器的顶视图。
图5B说明具有相同绕线匝数的本发明电感器的磁特性。
图6是印刷电路板电压输入及输出的简单示意图。
图7是带有同步整流的印刷电路板的简单方框图。
图8A说明本发明电感器被纳入其中的印刷电路板的分层。
图8B是印刷电路板的顶视图。
图9是应用于同步整流器电路的本发明电感器的电路简图。
图10A和10B说明现有技术电路及本发明的电路的噪声差别。
除非另有说明，在不同的图中相对应的数字和符号表示对应的部分。优选实施方案简述
下面对本发明进行描述。首先讨论现有技术半桥DC-DC转换器电路，然后描述本发明的几个优选实施方案，并讨论其优点。
图1说明半桥DC-DC转换器中的同步整流器电路10中单个电感器Lo的使用。同步整流器电路10包括一个初级变压器T1，T1有初级和次级线圈，依次为11和12。同步整流器电路10还包含外部驱动电路18，其作用是驱动同步整流器Q1和Q2。
详细地说，第一和第二同步整流器Q1和Q2实际与初级变压器T1及外部驱动电路18耦合。开关同步整流器Q1和Q2的定时信号来自外部驱动电路18。然后定时信息通过初级变压器T1从整流器电路10的初级端传递到次级端16。
按传统方式采用单个输出电感器Lo，见图1。根据现有技术，优先采用单个输出电感器Lo是因为设备简单并能减少元件数量。但是，在某些应用中，输出电感器Lo被分为连接在输出电容器两端的两个相同的线圈，以增强共态噪声抑制。显然，两个线圈的结构增加了成本及结构的复杂性。另一种方法是在同一个电感磁芯上绕两个线圈，但是这种结构增加了制造工艺的复杂性。所需要的是一种能够增强其态噪声抑制又能不增加制造工艺复杂性的电感器结构。本发明提供这样一种可用于同步整流器的电源组件系统中的输出电感器结构，正如图1所示。
图2A-C说明同步整流器电路输出电感器的等效结构。图2A表示上面所讨论的传统单个电感器的结构。单个电感器Lo可分为两个相同的线圈L1和L2，见图2B，并且与输出电容器Co串联。但是，这种结构不能对电路中的噪声提供所需的滤波。为了增强对共态噪声的抑制，图2B所示的两个相同的线圈L1和L2，可以重新配置为如图2C所示，把线圈L1和L2放在输出电容器的两端。
本发明是带有连接在输出电容器各端的两个线圈的可分式电感器结构。但是，本发明还有附加的优点，即与图2A和2B所示的现有技术可分式电感器结构相比，可降低成本并减少制造工艺的复杂性。为了更好地理解本发明，可参考图3。图3表示电感器磁芯20带有第一、第二、第三支柱，依次为22、24、26，三支柱全部从基体构件28伸出。第一支柱22和第二支柱24系预先设置、分开距离、延长，并基本垂直于基体构件28的第一表面30，形成第一个凹槽区域32。同样，第二支柱24和第三支柱26也是预先设置、分开距离、延长，并基本垂直于基体构件28的第二表面33，形成第二个凹槽区域34。第二个凹槽区域34由第二支柱24与第一个凹槽区域分隔开。
图4A是适合使用于本发明的电感器结构50的三支柱电感磁芯20的顶视图。如图4所示，电感线圈36可绕在电感磁芯20上，在凹槽区域32和34中形成产生信号的路径。线圈36可由任意导电材料制成，例如铜。线圈36依次经第一支柱22、第二支柱24、第三支柱26绕一整圈，然后在第二支柱24和第三支柱26之间再绕不足的一匝38。由于有了不足的一匝38，使得第一个凹槽区域32有一条信号路径通过，而第二个凹槽区域34有两条信号路径通过。由不足的一匝38所产生的有效电感量将随电流变化，并且容易使输出电感器Lo饱和，这是不希望发生的。
饱和现象在图4B中说明。图4B表示具有不足的一匝38的电感器Lo的磁路。P1、P2、P3依次为第一、第二、第三支柱22、24、26的磁导。Flux1、F1ux2、Flux3代表流过22、24、26每支柱中的磁通量。N±1、1*1是每支柱中的MMFs。电流增加时，更多的磁通量被推离第三支柱26，进入第二支柱24。基本上，负载电流增加，有效电感量减小。由于太多的磁通量被推进第二支柱24，最后，电感磁芯20达到饱和。
本发明提供一种电感器结构50，其中电感线圈36配置在电感磁芯20的周围，以平衡22、24、26每支柱中的磁通量。为了使分别通过第一、第二、第三支柱22、24、26中的磁通量大致相等，当电流流过电感线圈36时，电感线圈被配置为对由第一支柱22和第二支柱24界定的第一凹槽区域32以及由第二支柱24和第三支柱26界定的第二凹槽区域34提供相等的信号路径。这一结构示于图5A，标识为50。
图5B表示本发明电感器结构的等效磁路。第一支柱24和第三支柱26中的MMFs及磁导完全相等，因此，第一支柱24和第三支柱26中的磁通量达到平衡。凹槽区域32和34中产生的信号路径数目相等，这一事实表明电感磁芯20不会饱和。
因此，电感器结构50可以纳入印刷电路板(PCB)系统中，并用作同步整流器电路中的输出电感器Lo，这种整流器电路可以用于电源调整设施。电感器结构50以四分之一块电源组件的输出电感作为示例，但是本发明提供的是不影响输入和/或输出电感器设计的最佳PCB封装及电路设计的一般解决方法。
图6表示一个标准的四分之一块电源组件的典型机械图。封装及电路设计的限制要求输出电感器接在结构的两端，因而产生了带有半匝的线圈。如图所示，输入插头Vin+、Vin-及输出插头Vout+、Vout-定位在组件的相对两端。电源块组件40中元件的正常位置见图7。组件40可划分为若干单元：初级开关42，变压器44，整流器46，输出电感器48，输出电容器49。理想状态是电流从电感器的整流器单元46流入电感器单元48(终端1靠近整流器单元)，并从输出电容器49流出(终端2靠近输出电容器单元)。
图8A说明本发明的电感器结构50可纳入其中的印刷电路板(PCB)51的分层。PCB51包含多个PCB层53。PCB层53的每一层包括预先设置在两层基体材料亚层54之间的导电磁芯亚层52。导电磁芯亚层可包含任何导电材料，例如铝或铜，或其他类似的导体。每层导电磁芯亚层52形成于预定的电路路径，这些电路路径用来将电路元件(即电感器、电容器、变压器等)连接到系统51。
PCB51还包含多个绝缘层56，预先设置在PCB层53之间，在第一、第二、第三开孔中间，三个开孔依次为58、60、62(见图8B)，穿过多个PCB层53延伸，用来插入三支柱电感磁芯20。尤其是电感磁芯20的每一支柱22、24、26将插入对应的开孔58、60、62。每层导电磁芯亚层52的一部分进一步形成可分式电感线圈36，通过第一凹槽区域32及第二凹槽区域34，提供相等数量的信号路径。
制作这种在磁芯亚层52之中的电感线圈36的工艺及制造技术在本领域是众所周知的。电感线圈36可分为两个线圈部分(未示出)，为使封装及电路设计最佳化其中包含一个半匝，但是有一个有效线圈不包含这种半匝或不足一匝。因此，PCB51是最佳设置，没有影响电感器的设计及性能。
由于电感线圈36可置入PCB51内部且无需端头，因此PCB51的一个优点是电源组件可与磁性元件合并，使制造工艺更加简化。
用于说明同步整流器电路的可分式电感器结构50的电路简图见图9，并用数字标注为100。可分式电感器结构50不仅可使电路布局更佳，而且可以滤除共态噪声并减小输出噪声。共态电流见图10A-B。在传统方法中，切换产生的共态电流将在输出产生异态噪声(图10A)，这是每一电流路径的不同阻抗所造成的。在新方法中，每一电流路径中的阻抗相似或相匹配，因此异态噪声将减小或者共态电流不产生异态噪声，见图10B。此外，此原理可扩展到输入电感器。
本发明的新型方法及系统提供的优点是采用标准制造工艺及技术并降低成本。另一个优点是由于采用了可分式电感线圈结构50，减小了共态噪声。本发明还有一个优点是防止电感线圈20饱和。
虽然本发明是参考示例性的实施方案来描述的，但是这些描述并不构成对含义的限制。对本领域技术人员来说，参照本说明书，通过组合对所述的实施方案的修改以及与其它实施方案的结合是显而易见的。