基于多个FLASH存储卡的硬盘.pdf

本发明公开了一种体积小、重量轻、耗电省、发热量低、无运行噪声的基于多个FLASH存储卡的硬盘，包括FLASH硬盘控制器和若干个FLASH存储卡电路。FLASH硬盘控制器由硬盘接口模块，数据缓存器，逻辑电路，CPU和控制接口模块组成。CPU管理着多个FLASH存储卡电路，每个FLASH存储卡电路都是由FLASH存储卡控制器和一个或多个FLASH存储单元组成，FLASH存储卡控制器通过SD，MMC，MS，或者自定义接口中的任意一种与数据缓存器和CPU通信。本发明能兼容现有硬盘规范，具备硬盘规范定义的接口信号和传输速度，和硬盘主机(HOST)之间可通过硬盘标准规范通信。本发明可以良好的性能取代传统的硬盘。

1.  一种基于FLASH的硬盘，能兼容现有硬盘规范，具备硬盘规范定义的接口信号和传输速度，和硬盘主机(HOST)之间可通过硬盘标准规范通信。其特征在于包括：
FLASH硬盘控制器(1)，由硬盘接口模块(11)，数据缓存器(12)，逻辑电路(13)，CPU(14)和控制接口模块(15)组成。
若干个FLASH存储卡电路(2)，每个FLASH存储卡电路(2)都是由FLASH存储卡控制器(21)和一个或多个FLASH存储单元(22)组成。每个FLASH存储卡控制器(21)一端都是通过控制接口模块(15)与数据缓存器(12)相连，另外一端与各自并联或串联在一起的FLASH存储单元(22)连在一起。

2.  根据权利要求1所述的FLASH硬盘，其特征在于，所述的FLASH硬盘控制器(1)负责硬盘主机(HOST)和存储器件之间的通信，这里的存储器件由若干个FLASH存储卡电路(2)实现。FLASH硬盘控制器(1)一端通过多个存储卡接口和多个FLASH存储卡电路(2)相连，另外一端通过标准硬盘接口与硬盘主机(HOST)相连。

3.  根据权利要求1所述的FLASH硬盘控制器(1)，其特征在于，CPU(14)管理多个FLASH存储卡电路(2)和硬盘主机(HOST)之间的通信，对FLASH存储单元(22)具体的读写操作，则是由各个FLASH存储卡电路(2)中的FLASH存储卡控制器(21)进行的。

4.  根据权利要求1所述的FLASH硬盘，其特征在于，所述的FLASH硬盘控制器(1)可以是一个单芯片的集成电路，也可以由多个集成电路组合集成。

5.  根据权利要求2所述的FLASH硬盘控制器电路(1)，其特征在于，所述的控制器接口(15)可以为SD，MMC，MS，或者自定义协议接口中的任意一种。

6.  根据权利要求2所述的FLASH硬盘控制器电路(1)，其特征在于，所述的硬盘接口模块(11)可以是IDE(ATA)，SATA，USB2.0/USB3.0，IEEE1394或者是SCSI接口标准。

7.  根据权利要求1所述的FLASH硬盘，与硬盘主机(HOST)之间的通信过程如下：
当硬盘主机(HOST)向FLASH硬盘中写入数据时，首先，数据依照采用的接口标准通过硬盘接口模块(11)被存入与数据缓存器(12)中，CPU(14)发送写入命令给FLASH存储卡电路(2)，然后CPU(14)监视来自FLASH存储卡电路(2)的信号，确认收到响应后，CPU(14)把数据缓存器(12)中的数据传送给选定的FLASH存储卡电路(2)。最后，在FLASH存储卡电路(2)内部，由FLASH存储卡控制器(21)把收到的数据写入到相应的FLASH存储单元(22)中。
当硬盘主机(HOST)从FLASH硬盘中读出数据时，首先，在存放数据的FLASH存储卡电路(2)内部，FLASH存储卡控制器(21)把相应FLASH存储单元(22)的数据读出，并传送给FLASH硬盘控制器(1)，CPU(14)通过控制接口模块(15)收集来自FLASH存储卡电路(2)的数据，并把数据放入数据缓存器(12)。最后数据缓存器(12)中的数据在CPU(14)的控制下通过硬盘接口模块传送给硬盘主机(HOST)。

基于多个FLASH存储卡的硬盘
技术领域
本发明涉及数字存储技术领域，尤其是指一种基于多个FLASH存储卡的硬盘。
背景技术
硬盘是一种通过磁介质实现快速存储和访问数据的非易失性存储设备，接口传输速率高，从最初的ST-506/412，到ESDI，IDE，ATA，再到最新的SATA，其传输速率从10Mbps发展到150MB/s。硬盘是计算机的一个重要组成部分，随着技术的发展，硬盘的应用越来越广泛，也可以用在数码相机，数码播放器和数码游戏机中。
传统的硬盘结构是通过快速转动的多个盘片实现的，数据都是记录在盘片上的。硬盘盘片一般都是采用塑料或者玻璃作为基质，然后在基质上面涂上薄薄一层磁性材料。当前，最高的单碟容量已经达到了20GB。以后硬盘的单碟容量还将继续增大，这对硬盘驱动盘片转动的技术提出了越来越高的要求。所以说传统硬盘在很大程度上依赖于其内部的机械设备的运作。这也导致了传统硬盘在体积，耗电，发热量，防震等方面有着先天性的不足，虽然随着技术的更新可以不断进行改善，但始终无法从根本上解决问题。即便是日立推出的微硬盘(Microdrive)，硬盘的体积大为缩小，但是其制作工艺复杂，容量有限，其结构也只是对传统硬盘的缩小化而已，并没有从根本上解决上述问题。新的硬盘技术的发展和应用迫在眉睫。
闪存(FLASH)存储器具有非挥发性(掉电后仍可保持数据)、快速读/写、低功耗及易携带等优点，已经作为一种重要的存储媒质应用于数字存储产品中。随着FLASH生产工艺的发展和成熟，FLASH器件容量越来越大，价格越来越低，这使得FLASH成为最可能实现硬盘的存储器件。目前已有很多大的FLASH生产公司发明生产了自己的FLASH硬盘。
现有的FLASH硬盘，其结构都是基于包含一个CPU的基本框架，这个CPU管理传送到硬盘的数据，并实现对FLASH存储器件的读写操作，疲劳控制(Wearing)算法和差错控制编码(ECC)算法。这样的结构导致CPU功能太多，从而影响了整个硬盘的性能和速度。
发明内容
本发明提供了一种结构灵活，内部包含多个控制器的FLASH硬盘。具体是基于多个FLASH存储卡实现的。本发明能兼容现有硬盘规范，具备硬盘规范定义的接口信号和传输速度，和硬盘主机(HOST)之间可通过硬盘标准规范通信。其特征在于包括：FLASH硬盘控制器和若干个FLASH存储卡电路。FLASH硬盘控制器由硬盘接口模块，数据缓存器，逻辑电路，CPU和控制接口模块组成。每个FLASH存储卡电路都是由FLASH存储卡控制器和一个或多个FLASH存储单元组成。FLASH存储卡控制器一端通过控制接口模块与数据缓存器相连，另外一端与并联或串联在一起的FLASH存储单元连在一起。
在本发明中，FLASH硬盘控制器负责硬盘主机(HOST)和存储器件之间的通信，这里的存储器件由若干个FLASH存储卡电路实现。FLASH硬盘控制器一端通过存储卡接口和FLASH存储卡电路相连，另外一端通过标准硬盘接口与硬盘主机(HOST)相连。本发明可以作为一个单独的器件，也可以作为一个系统或者是作为系统的一部分应用。
所述的CPU管理多个FLASH存储卡电路存储来自硬盘主机(HOST)的数据。对具体FLASH存储单元的读写操作，疲劳控制算法和ECC算法，则是由各个FLASH存储卡电路中的FLASH存储卡控制器进行的。
所述的FLASH存储卡电路是根据应用的不同协议而设计的存储设备。这里所述的存储卡协议是指符合下列一种或多种存储卡接口标准的协议：1、Security Digital Memory Card(SD)标准规范或者MiniSD或者MicroSD标准规范；2、Multi-Media Card(MMC)和RS-MMC标准规范3、Memory Stick(MS)或MS-Duo标准规范。
所述的控制器接口可以为SD，MMC，MS，或者自定义协议接口中的任意一种。
所述的FLASH硬盘控制器可以是一个单芯片的集成电路，也可以由多个集成电路组合集成。
所述的FLASH硬盘控制器和硬盘主机(HOST)采用IDE(ATA)，SATA，USB2.0/USB3.0，IEEE1394或者是SCSI接口标准。
所述的FLASH硬盘，与硬盘主机(HOST)之间的通信过程如下：
当硬盘主机(HOST)向FLASH硬盘中写入数据时，首先，数据依照采用的硬盘接口标准通过硬盘接口模块被存入与数据缓存器中，CPU发送写入命令给FLASH存储卡电路，然后监视来自FLASH存储卡电路的信号，确认收到响应后，CPU把数据缓存器中的数据传送给选定的FLASH存储卡电路。最后，在FLASH存储卡电路内部，由FLASH存储卡控制器把数据写入到相应的FLASH存储单元中。
当硬盘主机(HOST)从FLASH硬盘中读出数据时，首先，存放数据的FLASH存储卡电路中的FLASH存储卡控制器把FLASH存储单元的数据读出并传送给FLASH硬盘控制器，CPU通过控制接口模块收集来自FLASH存储卡电路的数据，并把数据放入数据缓存器。最后，数据缓存器中的数据在CPU的控制下通过硬盘接口模块传送给硬盘主机(HOST)。
本发明可以完全兼容现有的硬盘规范，在硬盘接口模块接收硬盘主机(HOST)发来的数据，并在CPU管理下，由FLASH存储卡控制器储存于FLASH存储单元中，完成传统硬盘的功能。本发明设计合理，通过CPU管理FLASH存储卡控制器而对FLASH存储单元进行读写操作，能够有效提升产品性能，提供数据传输存储速率。
附图说明
图1是本发明提供的结构框图；
图2是图1的结构详图；
图3是FLASH存储卡电路结构框图；
图4是本发明采用SATA硬盘接口，存储卡采用SD协议的结构详图；
图5是本发明采用IDE硬盘接口，存储卡采用MS协议的结构详图；
图6是本发明采用USB3.0硬盘接口，存储卡采用MMC协议的结构详图。
具体实施方式
下面通过实施例，并结合附图，对本发明的技术方案作进一步具体的说明。
实施例：
如图1给出了本发明的结构框图，是由FLASH硬盘控制器1和若干个FLASH存储卡电路2组成。FLASH硬盘控制器1负责硬盘主机(HOST)和存储器件之间的通信，这里的存储器件由若干个FLASH存储卡电路2实现。FLASH硬盘控制器1一端通过存储卡接口和FLASH存储卡电路2相连，另外一端通过标准硬盘接口如IDA(ATA)，SATA接口或者USB接口等与硬盘主机(HOST)相连。
根据图2，FLASH硬盘控制器1由硬盘接口模块11，数据缓存器12，逻辑电路13，CPU 14和控制接口模块15组成。控制器接口15可以为SD，MMC，MS，或者自定义协议接口中的任意一种，并且不限与此。控制接口模块15负责FLASH硬盘控制器1与FLASH存储卡电路2之间的通信，数据缓存器12中的数据和FLASH存储卡电路2中的数据在CPU14的控制下通过控制接口模块15进行交互。CPU14可管理多个FLASH存储卡电路2，控制各个FLASH存储卡电路2中的FLASH存储卡控制器21对FLASH存储单元中22进行读写操作。
本实施例中，FLASH硬盘控制器1可以是一个单芯片的集成电路，也可以由多个集成电路组合集成。
每个FLASH存储卡电路2都有一条连到FLASH硬盘控制器1的通道，N个FLASH存储卡电路2同时工作，也就是同时有N个并行的FLASH存储卡通道用来传输和保存数据，这种结构就可以支持硬盘接口IDE和SATA的速率达到150MB/s。每个FLASH存储卡控制器负责处理1/N的总数据，数据总线可以是4/8/16/32bit，因此，对FLASH的处理速度大大提高，可以实现硬盘的高速读写要求。
每个FLASH存储卡电路2由FLASH存储卡控制器21和一个或多个FLASH存储单元22组成。图3给出了FLASH存储卡电路2典型的基本框图，并且其结构并不限与此。FLASH存储卡控制器21一端通过控制接口模块15与数据缓存器12相连，另外一端与并联或串联在一起的FLASH存储单元22连在一起。FLASH存储卡控制器21接管了本来由CPU14负责的工作，如对FLASH存储单元22的读写操作，疲劳控制算法和差错控制编码算法，CPU14只需管理FLASH存储卡电路并监视来自FLASH存储卡电路2的响应信号，所以这时CPU14就有能力可以管理多个FLASH存储卡电路2。
本发明提出的FLASH硬盘，与硬盘主机(HOST)之间的通信过程如下：
当硬盘主机(HOST)向FLASH硬盘中写入数据时，首先，数据依照采用的硬盘接口标准通过硬盘接口模块11被存入与数据缓存器12中，CPU14发送写入命令给FLASH存储卡电路2，然后监视来自FLASH存储卡电路2的信号，确认收到响应后，CPU14把数据缓存器12中的数据传送给选定的FLASH存储卡电路2。最后，在FLASH存储卡电路2内部，由FLASH存储卡控制器21把数据写入到相应的FLASH存储单元22中。
当硬盘主机(HOST)从FLASH硬盘中读出数据时，首先，存放数据的FLASH存储卡电路2中的FLASH存储卡控制器21把FLASH存储单元22的数据读出并传送给FLASH硬盘控制器1，CPU14通过控制接口模块15收集来自FLASH存储卡电路2的数据，并把数据放入数据缓存器12。最后CPU14再把数据缓存器12的数据通过硬盘接口模块11传递给硬盘主机(HOST)。
具体操作时，硬盘主机(HOST)在向FLASH硬盘中写入数据时，第一个数据包首先被送往存储卡通道0和通道N/2，这里N是偶数。第二个数据包被送往存储卡通道1和N/2+1，依次类推。因此，送往存储卡通道N/2+i(i是整数)的数据和送往通道i的数据是一样的，那么，如果其中存储卡一个在读写的过程中发生了错误，FLASH硬盘控制器仍可以从另外一个存储卡通道中得到正确的数据。当然，每个数据包也可以同时存入4个FLASH存储卡通道中来保证数据存储的正确性。举例来说，假如有FLASH硬盘中有8个存储卡通道，第一个数据包送往通道0，同时也送入通道1，2和3。第二个数据包送到通道4，5，6和7，这样，对每个数据包来说，都有四个一样的备份数据，这会大大避免了数据的丢失。数据包按怎样的顺序、几个备份存入FLASH存储卡是由FLASH硬盘控制器的算法决定的。
图4给出了本发明的一个应用实例，这时硬盘接口模块11实现的是SATA标准接口，内部采用8个SD卡作为存储体，则相应的控制接口模块15采用SD接口实现，FLASH存储卡控制器21采用SD卡控制器实现。当硬盘主机(HOST)要向此FLASH硬盘写入数据时，首先，从硬盘主机(HOST)过来的数据通过SATA接口传到FLASH硬盘内部，CPU14控制逻辑电路13把进来的数据存放到数据缓存器12中。如果数据缓存器12的数据已满或者硬盘主机(HOST)停止发送数据，CPU14就会把数据缓存器12中的数据通过SD接口发给已选中用来存储数据的SD卡，在SD卡控制器的管理下，把收到的数据写入的SD卡的FLASH存储单元中。类似的，当硬盘主机(HOST)从此FLASH硬盘中读出数据时，CPU根据硬盘主机(HOST)的要求，发送读出命令给存放需要数据的SD卡，SD卡控制器从相应的FLASH单元中读出数据，并通过SD接口发送给FLASH硬盘控制器，CPU14收集这些数据并把它们存入数据缓存器12，然后在CPU 14的控制下，逻辑电路13把数据缓存器12的数据通过SATA接口发送给硬盘主机(HOST)，完成读操作。这里SD卡的个数并不限于8个，硬盘接口模块也不限于SATA接口，FLASH存储卡也不限于SD卡。
图5和图6是本发明的另两个具体实例，其中硬盘接口模块11分别采用IDE硬盘接口和USB3.0接口，FLASH存储卡电路采用MS卡和MMC卡，并且不限与此。
本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。
尽管本文较多地使用了FLASH硬盘控制器1、FLASH存储卡电路2、硬盘接口模块11、数据缓存器12、逻辑电路13、CPU14、控制接口模块15、FLASH存储卡控制器21和FLASH存储单元22等术语，但并不排除使用其它术语的可能性。使用这些术语仅仅是为了更方便地描述和解释本发明的本质；把它们解释成任何一种附加的限制都是与本发明精神相违背的。