具有切换式跨导和本机振荡器遮蔽的上变频器和下变频器 技术领域 本发明大体上涉及电子器件， 且更具体来说， 涉及用于无线通信装置的上变频器 和下变频器。
背景技术 例如蜂窝式电话的无线通信装置通常包括用于支持双向通信的发射器和接收器。 所述发射器可用同相 (I) 发射 (TX) 本机振荡器 (LO) 信号和正交 (Q)TX LO 信号对 I 输出 基带信号和 Q 输出基带信号进行上变频以获得更适合用于经由无线信道进行发射的射频 (RF) 输出信号。所述接收器可经由所述无线信道接收 RF 输入信号且可用 I 接收 (RX)LO 信 号和 Q RX LO 信号对 RF 输入信号进行下变频以获得 I 输入基带信号和 Q 输入基带信号。 需 要以获得良好性能的方式执行上变频和下变频。
发明内容 在本文中描述具有良好性能的上变频器和下变频器。在一方面中， 上变频器和下 变频器可各自实施切换式跨导和 / 或 LO 遮蔽。晶体管的跨导 gm 为输出电流对输入电压的 函数且与晶体管的增益相关。切换式跨导指代用耦合到基带晶体管或 RF 晶体管的源极的 LO 晶体管将基带晶体管或 RF 晶体管的跨导在低与高之间切换。对于上变频器， 基带晶体 管接收 I 基带信号和 Q 基带信号且提供经上变频的信号。对于下变频器， RF 晶体管接收 RF 输入信号且提供经下变频的 I 基带信号和 Q 基带信号。LO 晶体管切换基带晶体管或 RF 晶 体管的跨导且执行混频功能。LO 遮蔽指代用来自压控振荡器 (VCO) 的 VCO 信号对 LO 信号 重新计时， 使得在 VCO 信号的转变期间切换基带晶体管或 RF 晶体管的跨导。切换式跨导和 LO 遮蔽可提供各种优点， 如下文所描述。
在一种设计中， 上变频器包括第一晶体管集合、 第二晶体管集合和第三晶体管集 合。第一晶体管集合接收多个基带信号且提供经上变频的信号。第二晶体管集合耦合到第 一集合中的晶体管的源极， 且基于 TX LO 信号切换第一集合中的晶体管的跨导。第三晶体 管集合耦合到第二晶体管集合， 且基于 TX VCO 信号启用和停用第二集合中的晶体管。第二 集合和第三集合中的晶体管可作为开关而操作。
在一种设计中， 下变频器包括第一晶体管集合、 第二晶体管集合和第三晶体管集 合。第一晶体管集合接收经调制的信号且提供多个基带信号。第二晶体管集合耦合到第一 集合中的晶体管的源极， 且基于 RX LO 信号切换第一集合中的晶体管的跨导。第三晶体管 集合耦合到第二晶体管集合， 且基于 RX VCO 信号启用和停用第二集合中的晶体管。第二集 合和第三集合中的晶体管可作为开关而操作。
在下文中更详细地描述本发明的各种方面和特征。
附图说明
图 1 展示无线通信装置的框图。图 2 展示 LO 信号产生器的框图。 图 3 展示 I LO 信号与 Q LO 信号和 VCO 信号的时序图。 图 4 展示具有吉尔伯特单元混频器的上变频器。 图 5 展示具有切换式跨导的上变频器。 图 6A 和图 6B 展示具有切换式跨导和 LO 遮蔽的上变频器。 图 7 展示具有切换式跨导和 LO 遮蔽的下变频器。 图 8 展示用于执行上变频的过程。 图 9 展示用于执行下变频的过程。具体实施方式
本文中所描述的上变频器和下变频器可用于各种通信装置和系统。举例来说， 上 变频器和下变频器可用于无线通信装置、 蜂窝式电话、 个人数字助理 (PDA)、 手持式装置、 无 线调制解调器、 膝上型计算机、 无绳电话、 蓝牙装置等。 为清楚起见， 在下文中描述用于无线 通信装置 ( 其可为蜂窝式电话或某一其它装置 ) 的上变频器和下变频器的使用。
图 1 展示无线通信装置 100 的框图。在此设计中， 无线装置 100 包括数据处理器 110 和收发器 120， 所述数据处理器 110 具有用于存储数据和程序代码的存储器 112。收发 器 120 包括支持双向通信的发射器 130 和接收器 150。一般来说， 无线装置 100 可包括用于 任何数目个通信系统和频带的任何数目个发射器和任何数目个接收器。 发射器或接收器可用超外差式架构或直接转换架构来实施。在超外差式架构中， 信号在多个级中在 RF 与基带之间进行频率转换， 例如， 在一个级中从 RF 转换到中频 (IF)， 且接着针对接收器在另一级中从 IF 转换到基带。 在还被称作零 IF 架构的直接转换架构中， 信号在一个级中在 RF 与基带之间进行频率转换。超外差式架构和直接转换架构可使用不 同电路块和 / 或具有不同要求。在图 1 中所展示的设计中， 发射器 130 和接收器 150 用直 接转换架构来实施。
在发射路径中， 数据处理器 110 处理待发射的数据， 且将 I 模拟输出信号和 Q 模拟 输出信号提供到发射器 130。在发射器 130 内， 低通滤波器 132a 和 132b 分别对 I 模拟输出 信号和 Q 模拟输出信号进行滤波， 以移除由先前数 / 模转换产生的图像。 放大器 (Amp)134a 和 134b 分别放大来自低通滤波器 132a 和 132b 的信号， 且提供 I 基带信号和 Q 基带信号。 上变频器 140 接收 I 基带信号和 Q 基带信号、 来自 LO 信号产生器 170 的 I TX LO 信号和 Q TXLO 信号， 和可能的来自 LO 信号产生器 170 内的 VCO 的 TX VCO 信号。上变频器 140 用 I TX LO 信号和 Q TX LO 信号对 I 基带信号和 Q 基带信号进行上变频， 且提供经上变频的信 号。滤波器 142 对经上变频的信号进行滤波以移除由上变频产生的图像， 且移除接收频带 中的噪声。滤波器 142 可为表面声波 (SAW) 滤波器或某一其它类型的滤波器。功率放大器 (PA)144 放大来自滤波器 142 的信号以获得所要输出功率电平， 且提供发射 RF 信号。发射 RF 信号经由双工器或开关 146 路由且经由天线 148 发射。
在接收路径中， 天线 148 接收由基站发射的信号且提供所接收的 RF 信号， 所述所 接收的 RF 信号经由双工器或开关 146 路由， 且被提供到低噪声放大器 (LNA)152。 所述所接 收的 RF 信号由 LNA 152 放大且由滤波器 154 进行滤波以获得 RF 输入信号。下变频器 160 接收所述 RF 输入信号、 来自 LO 信号产生器 180 的 I RX LO 信号和 Q RX LO 信号， 和可能的
来自 LO 信号产生器 180 内的 VCO 的 RX VCO 信号。下变频器 160 用 IRX LO 信号和 Q RX LO 信号对所述 RF 输入信号进行下变频， 且提供 I 基带信号和 Q 基带信号。I 基带信号和 Q 基 带信号由放大器 162a 和 162b 放大， 且进一步由低通滤波器 164a 和 164b 滤波， 以获得提供 到数据处理器 110 的 I 模拟输入信号和 Q 模拟输入信号。
LO 信号产生器 170 产生用于上变频的 I TX LO 信号和 Q TX LO 信号。LO 信号产 生器 180 产生用于下变频的 I RX LO 信号和 Q RX LO 信号。每一 LO 信号为具有特定基频 的周期性信号。TX LO 信号和 RX LO 信号可 (i) 在系统利用时分双工 (TDD) 的情况下具有 相同频率或 (ii) 在系统利用频分双工 (FDD) 的情况下具有不同频率。锁相环 (PLL)172 接 收来自数据处理器 110 的时序信息和来自 LO 信号产生器 170 的 TX VCO 信号。PLL 172 产 生用以调整来自 LO 信号产生器 170 的 TX LO 信号的频率和 / 或相位的控制信号。同样地， PLL 182 接收来自数据处理器 110 的时序信息和来自 LO 信号产生器 180 的 RX VCO 信号。 PLL 182 产生用以调整来自 LO 信号产生器 180 的 RX LO 信号的频率和 / 或相位的控制信 号。
图 1 展示实例收发器设计。一般来说， 可由放大器、 滤波器、 上变频器、 下变频器等 的一个或一个以上级执行发射器和接收器中的信号的调节。这些电路块可与图 1 中所展示 的配置不同地布置。此外， 图 1 中未展示的其它电路块还可用以调节发射器和接收器中的 信号。还可省略图 1 中的一些电路块。举例来说， 可省略滤波器 142， 且上变频器 140 的输 出可直接耦合到功率放大器 144。作为另一实例， 可省略滤波器 154， 且 LNA 152 的输出可 直接耦合到下变频器 160。可在一个或一个以上模拟集成电路 (IC)、 RF IC(RFIC)、 混频信 号 IC 等上实施收发器 120 的全部或一部分。
图 2 展示图 1 中的 LO 信号产生器 170 的设计的框图。在 LO 信号产生器 170 内， VCO 210 接收来自 PLL 172 的控制信号 VCTRL， 且以由所述控制信号确定的所要输出频率产生 TX VCO 信号。分频器 / 分裂器 220 接收 TX VCO 信号并在频率上除 TX VCO 信号 ( 例如， 通 过因子 2)， 且产生 (i) 由未经反相的 I TX LO 信号 ILOTXp 和经反相的 I TXLO 信号 ILOTXn 构 成的差分 I TXLO 信号， 和 (ii) 由未经反相的 Q TXLO 信号 QLOTXp 和经反相的 Q TX LO 信号 QLOTXn 构成的差分 Q TX LO 信号。ILOTXp 信号、 QLOTXp 信号、 ILOTXn 信号和 QLOTXn 信号为彼此 90°异相， 如图 2 中展示。一般来说， 分频器 / 分裂器 220 可包括任何数目个分频器和任何 数目个信号分裂器。 缓冲器 230 还接收 TX VCO 信号且产生由未经反相的 TX VCO 信号 VCOTXp 和经反相的 TX VCO 信号 VCOTXn 构成的差分 TX VCO 信号。VCOTXp 信号和 VCOTXn 信号为彼此 180°异相。在本文中的描述中， 下标 “p” 表示未经反相 / 正信号， 且下标 “n” 表示经反相 / 负信号。差分信号由未经反相的信号和经反相的信号 ( 例如， ILOTXp 信号和 ILOTXn 信号 ) 构成， 且互补信号由所述经反相的信号和所述未经反相的信号 ( 例如， ILOTXn 信号和 ILOTXp 信号 ) 构成。
图 3 展示 I TX LO 信号与 Q TX LO 信号和 TX VCO 信号的实例时序图。TX VCO 信 号可在频率上除以因子 2 以产生 TX LO 信号。I TX LO 信号和 Q TX LO 信号将随后具有为 TX VCO 信号的频率的一半的频率。VCOTXp 信号和 VCOTXn 信号展示于图 3 的顶部。QLOTXp 信 号和 QLOTXn 信号从 ILOTXp 信号和 ILOTXn 信号延迟 90°。TX LO 信号的每一循环可被分割成 四个相位。第一相位 φ1 覆盖从 ILOTXp 信号在时间 T1 处的上升沿到 QLOTXp 信号在时间 T2 处 的上升沿的时间周期。第二相位 φ2 覆盖从 QLOTXp 信号的上升沿到 ILOTXn 信号在时间 T3 处的上升沿的时间周期。第三相位 φ3 覆盖从 ILOTXn 信号的上升沿到 QLOTXn 信号在时间 T4 处 的上升沿的时间周期。第四相位 φ4 覆盖从 QLOTXn 信号的上升沿到 ILOTXp 信号在时间 T5 处 的上升沿的时间周期。
图 1 中的上变频器 140 和下变频器 160 可用各种设计来实施， 所述设计可具有在 噪声和线性方面的不同性能。上变频器 140 和下变频器 160 还可用单端型设计或差分设计 来实施。在下文中描述上变频器 140 和下变频器 160 的若干差分设计。
图 4 展示用吉尔伯特单元混频器 (Gilbert cell mixer) 实施的上变频器 400 的 示意图。上变频器 400 包括 I 混频器 402、 Q 混频器 404， 和用电流求和节点 Xp 和 Xn 实施 的加法器。I 混频器 402 用差分 I LO 信号 ( 由 ILOTXp 信号和 ILOTXn 信号构成 ) 对差分 I 基 带信号 ( 由 IBBTXp 信号和 IBBTXn 信号构成 ) 进行上变频， 且在节点 Xp 和 Xn 处提供经上变频 的差分 I 信号。Q 混频器 404 用差分 Q LO 信号 ( 由 QLOTXp 信号和 QLOTXn 信号构成 ) 对差分 Q 基带信号 ( 由 QBBTXp 信号和 QBBTXn 信号构成 ) 进行上变频， 且在节点 Xp 和 Xn 处提供经上 变频的差分 Q 信号。在节点 Xp 和 Xn 处对经上变频的差分 I 信号和差分 Q 信号求和以获得 由 RFoutp 信号和 RFoutn 信号构成的经上变频的差分信号。
在 I 混频器 402 内， N 沟道金属氧化物半导体 (NMOS) 晶体管 412 和 414 使其源极 耦合到电路接地且使其栅极分别接收 IBBTXp 信号和 IBBTXn 信号。术语 “晶体管” 与 “装置” 常可互换地使用， 例如， 常将 MOS 晶体管称作 MOS 装置。NMOS 晶体管 422 和 432 使其源极耦 合到 NMOS 晶体管 412 的漏极， 使其栅极分别接收 ILOTXp 信号和 ILOTXn 信号， 且使其漏极分别 耦合到节点 Xp 和 Xn。NMOS 晶体管 424 和 434 使其源极耦合到 NMOS 晶体管 414 的漏极， 使 其栅极分别接收 ILOTXn 信号和 ILOTXp 信号， 且使其漏极分别耦合到节点 Xp 和 Xn。NMOS 晶体 管 472 和 474 使其源极分别耦合到节点 Xp 和 Xn， 使其栅极接收偏置电压 Vbias， 且使其漏极 耦合到电源 VDD。
在 Q 混频器 404 内， NMOS 晶体管 416 和 418 使其源极耦合到接地电路且使其栅极 分别接收 QBBTXp 信号和 QBBTXn 信号。NMOS 晶体管 426 和 436 使其源极耦合到 NMOS 晶体管 416 的漏极， 使其栅极分别接收 QLOTXp 信号和 QLOTXn 信号， 且使其漏极分别耦合到节点 Xp 和 Xn。NMOS 晶体管 428 和 438 使其源极耦合到 NMOS 晶体管 418 的漏极， 使其栅极分别接收 QLOTXn 信号和 QLOTXp 信号， 且使其漏极分别耦合到节点 Xp 和 Xn。
NMOS 晶体管 412 到 418 为提供对 I 基带信号和 Q 基带信号的放大的基带晶体管。 NMOS 晶体管 422 到 438 为在共源共栅放大器中经操作且执行电流引导以实现用于上变频的 混频功能的 LO 晶体管。NMOS 晶体管 472 和 474 为提供对经上变频的信号的信号驱动的输 出晶体管。
上变频器 400 如下操作。在图 4 中展示每一 LO 晶体管经启用所处的相位。在第 一相位 φ1 期间， 启用 NMOS 晶体管 422、 434、 436 和 428， 视 IBB 信号而将电流引导通过 NMOS 晶体管 422 或 434， 且视 QBB 信号而将电流引导通过 NMOS 晶体管 436 或 428。在第二相位 φ2 期间， 启用 NMOS 晶体管 422、 434、 426 和 438， 视 IBB 信号而将电流引导通过 NMOS 晶体 管 422 或 434， 且视 QBB 信号而将电流引导通过 NMOS 晶体管 426 或 438。在第三相位 φ3 期 间， 启用 NMOS 晶体管 432、 424、 426 和 438， 视 IBB 信号而将电流引导通过 NMOS 晶体管 432 或 424， 且视 QBB 信号而将电流引导通过 NMOS 晶体管 426 或 438。在第四相位 φ4 期间， 启 用 NMOS 晶体管 432、 424、 436 和 428， 视 IBB 信号而将电流引导通过 NMOS 晶体管 432 或 424，且视 QBB 信号而将电流引导通过 NMOS 晶体管 436 或 428。
具有若干吉尔伯特单元混频器的上变频器 400 具有若干缺点。第一， 吉尔伯特单 元混频器可在接收频带中产生相对高电平的噪声， 其可接着需要将 SAW 滤波器用于图 1 中 的滤波器 142 以衰减所述噪声。第二， 图 4 中的基带晶体管的电压净空可受约束， 尤其用低 供应电压来约束， 因为电压净空中的一些用于 LO 晶体管。第三， 可能需要耦合电容器将 I TX LO 信号和 Q TXLO 信号 AC 耦合到 LO 晶体管。此外， LO 晶体管的偏置电压可能需要经仔 细设定以便获得良好性能。第四， 每一混频器可能消耗高电流。第五， 调制因子 m 可受整个 发射路径中的线性要求限制。 受限的调制因子可导致经上变频的信号的较低输出功率和较 低信噪比 (SNR)。
图 5 展示具有切换式跨导的上变频器 500 的设计的示意图。上变频器 500 可用于 图 1 中的上变频器 140， 且包括 I 混频器 502、 Q 混频器 504， 和用电流求和节点 Xp 和 Xn 实 施的加法器。
在 I 混频器 502 内， 反相器 512 用 P 沟道金属氧化物半导体 (PMOS) 晶体管 522 和 NMOS 晶体管 532 来实施， 且接收 ILOTXp 信号。MOS 晶体管 522 和 532 使其栅极耦合在一起 且形成反相器输入， 使其漏极耦合在一起且形成反相器输出， 且使其源极分别耦合到上部 电源和下部电源。下部电源在图 5 中为电路接地但可为某一其它电压或信号。NMOS 晶体管 552 和 562 形成差分对 542 且使其源极耦合到反相器 512 的输出， 使其栅极分别接收 IBBTXp 信号和 IBBTXn 信号， 且使其漏极分别耦合到节点 Xp 和 Xn。反相器 514 用 PMOS 晶体管 524 和 NMOS 晶体管 534 来实施且接收 ILOTXn 信号。NMOS 晶体管 554 和 564 形成差分对 544 且 使其源极耦合到反相器 514 的输出， 使其栅极分别接收 IBBTXn 信号和 IBBTXp 信号， 且使其漏 极分别耦合到节点 Xp 和 Xn。NMOS 晶体管 572 和 574 使其源极分别耦合到节点 Xp 和 Xn， 使 其栅极接收偏置电压 Vbias， 且使其漏极耦合到电源。
在 Q 混频器 504 内， 反相器 516 用 PMOS 晶体管 526 和 NMOS 晶体管 536 来实施且 接收 QLOTXp 信号。NMOS 晶体管 556 和 566 形成差分对 546 且使其源极耦合到反相器 516 的 输出， 使其栅极分别接收 QBBTXp 信号和 QBBTXn 信号， 且使其漏极分别耦合到节点 Xp 和 Xn。 反相器 518 用 PMOS 晶体管 528 和 NMOS 晶体管 538 来实施且接收 QLOTXn 信号。NMOS 晶体管 558 和 568 形成差分对 548 且使其源极耦合到反相器 518 的输出， 使其栅极分别接收 QBBTXn 信号和 QBBTXp 信号， 且使其漏极分别耦合到节点 Xp 和 Xn。
在上变频器 500 中， 差分对 542 和 544 用 I 基带信号的相反极性来驱动上变频器输 出。I TX LO 信号在 LO 循环的一半 ( 例如， 相位 φ1 和 φ2) 内选择差分对 542， 且在 LO 循 环的另一半 ( 例如， 相位 φ3 和 φ4) 内选择差分对 544。类似地， 差分对 546 和 548 用 Q 基 带信号的相反极性来驱动上变频器输出。 Q TX LO 信号在 LO 循环的一半 ( 例如， 相位 φ2 和 φ3) 内选择差分对 546， 且在 LO 循环的另一半 ( 例如， 相位 φ1 和 φ4) 内选择差分对 548。
MOS 晶体管 522 到 538 为执行跨导切换以实现用于上变频的混频功能的 LO 晶体 管。NMOS 晶体管 552 到 568 为提供对 I 基带信号和 Q 基带信号的放大的基带晶体管。NMOS 晶体管 572 和 574 为提供对经上变频的信号的信号驱动的输出晶体管。
图 5 展示一种特定设计， 其中基带晶体管、 LO 晶体管和 VCO 晶体管以特定方式耦 合且其中若干特定信号应用于这些晶体管。还可用基带晶体管、 LO 晶体管和 VCO 晶体管的 其它布置和 / 或通过以其它方式将所述信号应用于这些晶体管来获得所要的经上变频的信号。 上变频器 500 如下操作。四个反相器 512 到 518 中的每一者可基于其 LO 信号而 经启用或停用。每一反相器耦合到相应差分对且执行那个差分对的跨导切换。所述差分对 的跨导在反相器输出为高时为低， 且在反相器输出为低时为高。具有高跨导的每一差分对 放大其基带信号且驱动上变频器输出。可通过在每一 LO 循环的不同相位中切换不同差分 对的跨导来实现混频功能。
图 3 中所展示的时序图可用于图 5 中的上变频器 500。在第一相位 φ1 期间， 反相 器 512 和 518 的输出为低， 且 NMOS 晶体管 552、 562、 558 和 568 具有高跨导且基于 I 基带信 号和互补的 Q 基带信号来驱动上变频器输出。在第二相位 φ2 期间， 反相器 512 和 516 的输 出为低， 且 NMOS 晶体管 552、 562、 556 和 566 具有高跨导且基于 I 基带信号和 Q 基带信号来 驱动上变频器输出。在第三相位 φ3 期间， 反相器 514 和 516 的输出为低， 且 NMOS 晶体管 554、 564、 556 和 566 具有高跨导且基于互补的 I 基带信号和所述 Q 基带信号来驱动上变频 器输出。在第四相位 φ4 期间， 反相器 514 和 518 的输出为低， 且 NMOS 晶体管 554、 564、 558 和 568 具有高跨导且基于互补的 I 基带信号和 Q 基带信号来驱动上变频器输出。
具有切换式跨导的上变频器 500 具有若干优点。第一， LO 晶体管位于基带晶体管 的源极 ( 而非如图 4 中所展示的基带晶体管的漏极 ) 处。此允许 LO 晶体管作为可以与逻 辑门类似的方式轨对轨地驱动的开关而操作。此外， 操作作为开关 ( 而非如图 4 中所展示 作为共源共栅晶体管 ) 的 LO 晶体管导致 LO 晶体管不需要电压净空。此可为基带晶体管提 供更多电压净空， 这样可减少噪声。上变频器 500 中的 LO 晶体管与上变频器 400 中的 LO 晶体管相比还消耗较少功率。具体来说， 上变频器 500 中的 LO 晶体管消耗 IDC· ron， 其中 IDC
为接通时的电流且 ron 为接通电阻， 其对于开关可为非常小的。 另外， 可展示， 可抑制来自 LO 晶体管的噪声， 这样可改进经上变频的信号质量。 还可抑制穿过栅极到漏极电容 Cgd 的共模 LO 泄漏， 这对于单端型混频器设计可为有益的。
图 6A 和图 6B 展示具有切换式跨导和 LO 遮蔽的上变频器 600 的设计的示意图。 上变频器 600 还可用于图 1 中的上变频器 140 且包括在图 6A 中所展示的 I 混频器 602、 在 图 6B 中所展示的 Q 混频器 604， 和用在图 6A 中所展示的电流求和节点 Xp 和 Xn 实施的加法 器。
如图 6A 中所展示， I 混频器 602 包括反相器 612 和 614 以及 NMOS 晶体管 652、 654、 662 和 664， 其分别以与图 5 中的 I 混频器 502 的反相器 512 和 514 以及 NMOS 晶体管 552、 554、 562 和 564 相同的方式耦合。I 混频器 602 进一步包括反相器 613 和 615 以及 NMOS 晶 体管 653、 655、 663 和 665， 其分别以与反相器 612 和 614 以及 NMOS 晶体管 652、 654、 662 和 664 相同的方式耦合。NMOS 晶体管 652、 664、 653 和 665 的栅极接收 IBBTXp 信号， 且 NMOS 晶 体管 662、 654、 663 和 655 的栅极接收 IBBTXn 信号。NMOS 晶体管 652、 654、 653 和 655 的漏极 耦合到节点 Xp， 且 NMOS 晶体管 662、 664、 663 和 665 的漏极耦合到节点 Xn。
I 混频器 602 进一步包括反相器 606 和 607， 其接收差分 TX VCO 信号且启用和停 用反相器 612 到 618。反相器 606 使其输入接收 VCOTXp 信号且使其输出耦合到反相器 612 和 614 的可对应于图 5 中的 NMOS 晶体管 532 和 534 的源极的下部电源。反相器 607 使其 输入接收 VCOTXn 信号且使其输出耦合到反相器 613 和 615 的下部电源。反相器 606 和 607 的输出还可耦合到反相器 612、 613、 614 和 615 的可对应于图 5 中的 PMOS 晶体管 522 到 528的源极的上部电源。
如图 6B 中所展示， Q 混频器 604 包括反相器 616 和 618 以及 NMOS 晶体管 656、 658、 666 和 668， 其分别以与图 5 中的 Q 混频器 504 的反相器 516 和 518 以及 NMOS 晶体管 556、 558、 566 和 568 相同的方式耦合。Q 混频器 604 进一步包括反相器 617 和 619 以及 NMOS 晶 体管 657、 659、 667 和 669， 其分别以与反相器 616 和 618 以及 NMOS 晶体管 656、 658、 666 和 668 相同的方式耦合。NMOS 晶体管 657、 669、 656 和 668 的栅极接收 QBBTXp 信号， 且 NMOS 晶 体管 667、 659、 666 和 658 的栅极接收 QBBTXn 信号。NMOS 晶体管 657、 659、 656 和 658 的漏极 耦合到节点 Xp， 且 NMOS 晶体管 667、 669、 666 和 668 的漏极耦合到节点 Xn。
Q 混频器 604 进一步包括反相器 608 和 609。反相器 608 使其输入接收 VCOTXp 信 号且使其输出耦合到反相器 617 和 619 的下部电源。反相器 609 使其输入接收 VCOTXn 信号 且使其输出耦合到反相器 616 和 618 的下部电源。也可省略反相器 608 和 609。在此情况 下， 图 6A 中的输出反相器 606 可耦合到反相器 617 和 619 的下部电源， 且输出反相器 607 可耦合到反相器 616 和 618 的下部电源。
反相器 606 到 609 包括执行 LO 遮蔽以减少噪声的 VCO 晶体管。反相器 612 到 619 包括执行跨导切换以实现用于上变频的混频功能的 LO 晶体管。NMOS 晶体管 652 到 669 为 提供对 I 基带信号和 Q 基带信号的放大的基带晶体管。NMOS 晶体管 672 和 674 为分别以与 图 5 中的 NMOS 晶体管 572 和 574 相同的方式耦合的输出晶体管， 且提供对经上变频的信号 的信号驱动。
I 混频器 602 包括差分对 642 和 644 以及反相器 612 和 614， 其均被包括于图 5 中 的 I 混频器 502 中。I 混频器 602 进一步包括支持 LO 遮蔽的差分对 643 和 645 以及反相器 613 和 615。类似地， Q 混频器 604 包括差分对 646 和 648 以及反相器 616 和 618， 其均被包 括于图 5 中的 Q 混频器 504 中。Q 混频器 604 进一步包括支持 LO 遮蔽的差分对 647 和 649 以及反相器 617 和 619。
图 6A 和图 6B 展示一种特定设计， 其中基带晶体管、 LO 晶体管和 VCO 晶体管以特定 方式耦合且其中若干特定信号被应用于这些晶体管。还可用基带晶体管、 LO 晶体管和 VCO 晶体管的其它布置和 / 或通过以其它方式将所述信号应用于这些晶体管来获得所要的经 上变频的信号。
图 3 中的时序图可用于图 6A 中的 I 混频器 602 和图 6B 中的 Q 混频器 604 两者。 ILOTXp 信号的上升沿可在 VCOTXp 信号的上升沿之前出现。类似地， QLOTXp 信号的上升沿可在 VCOTXn 信号的上升沿之前出现。
图 6A 中的 I 混频器 602 如下操作。对于第一相位 φ1， 关于 VCOTXp 信号的上升转 变启用反相器 612 和 614。由于 ILOTXp 信号为高且 ILOTXn 信号为低， 因此启用差分对 642， 且 停用差分对 644。NMOS 晶体管 652 和 662 基于 I 基带信号来驱动上变频器输出。对于第二 相位 φ2， 关于 VCOTXn 信号的上升转变启用反相器 613 和 615。由于 QLOTXp 信号为高且 QLOTXn 信号为低， 因此启用差分对 643， 且停用差分对 645。NMOS 晶体管 653 和 663 基于 I 基带 信号来驱动上变频器输出。对于第三相位 φ3， 关于 VCOTXp 信号的上升转变启用反相器 612 和 614。由于 ILOTXp 信号为低且 ILOTXn 信号为高， 因此停用差分对 642， 且启用差分对 644。 NMOS 晶体管 654 和 664 基于互补的 I 基带信号来驱动上变频器输出。对于第四相位 φ4， 关 于 VCOTXn 信号的上升转变启用反相器 613 和 615。由于 QLOTXp 信号为低且 QLOTXn 信号为高，因此停用差分对 643， 且启用差分对 645。NMOS 晶体管 655 和 665 基于互补的 I 基带信号 来驱动上变频器输出。差分对 642 和 643 由 I 基带信号驱动且在一个完整 VCO 循环 ( 或半 个 LO 循环 ) 内经启用。差分对 644 和 645 由互补的 I 基带信号驱动且在下一完整 VCO 循 环 ( 或下一半个 LO 循环 ) 内经启用。
图 6B 中的 Q 混频器 604 以与图 6A 中的 I 混频器 602 类似的方式操作。
对于具有 LO 遮蔽的上变频器 600， 关于 VCO 信号的转变为有效转变且确定经上变 频的信号中的抖动。I LO 信号和 Q LO 信号可用分频器和 / 或信号分裂器来产生且可具有 相对大量的噪声。I LO 信号和 Q LO 信号用 VCO 信号而经有效地重新计时。所关注的不同 差分对在 VCO 信号的不同转变上经启动。这些 VCO 转变确定启动差分对 ( 和因此切换极 性 ) 的时间。
具有切换式跨导和 LO 遮蔽的上变频器 600 可具有上文针对图 5 中的上变频器 500 所描述的所有优点。上变频器 600 还可具有归因于 LO 遮蔽的其它优点。具体来说， 上变频 器 600 中的有效转变可由 VCO 信号控制。用 VCO 信号来遮蔽 LO 信号可移除来自用以产生 LO 信号的分频器和 / 或分裂器的噪声。
低噪声发射器可用上变频器 600 来实施， 所述上变频器 600 归因于以下原因而具 有改进的噪声性能 ： (i) 抑制来自用以产生 I TX LO 信号和 Q TX LO 信号的分频器和分裂 器的噪声和 (ii) 减小来自混频器中的基带晶体管的噪声影响。用上变频器 600 实现的改 进的噪声性能可允许移除上变频器之后的 SAW 滤波器 ( 例如， 图 1 中的滤波器 142)。
图 5 展示具有切换式跨导的上变频器 500 的实例设计。图 6 展示具有切换式跨导 和 LO 遮蔽的上变频器 600 的实例设计。具有切换式跨导和 / 或 LO 遮蔽的上变频器还可用 其它设计 ( 例如， 基带晶体管、 LO 晶体管和 VCO 晶体管的不同布置 ) 来实施。
一般来说， 上变频器可包括第一晶体管集合、 第二晶体管集合和第三晶体管集合。 第一晶体管集合可接收基带信号且提供经上变频的信号。 第二晶体管集合可耦合到第一集 合中的晶体管的源极， 且可基于 TX LO 信号切换第一集合中的晶体管的跨导。第三晶体管 集合可耦合到第二晶体管集合， 且可基于 TX VCO 信号启用和停用第二集合中的晶体管。第 二集合和第三集合中的晶体管可作为开关而操作。
在一种设计中， 第一晶体管集合包括四个差分对。第一差分对 ( 例如， 差分对 542 或 642) 接收未经反相的 I 基带信号和经反相的 I 基带信号。第二差分对 ( 例如， 差分对 544 或 644) 接收经反相的 I 基带信号和未经反相的 I 基带信号。第三差分对 ( 例如， 差分 对 546 或 646) 接收未经反相的 Q 基带信号和经反相的 Q 基带信号。第四差分对 ( 例如， 差 分对 548 或 648) 接收经反相的 Q 基带信号和未经反相的 Q 基带信号。在一种设计中， 第二 晶体管集合包括作为四个反相器而耦合的四对晶体管。第一反相器 ( 例如， 反相器 512 或 612) 基于未经反相的 I LO 信号而启用和停用第一差分对。第二反相器 ( 例如， 反相器 514 或 614) 基于经反相的 I LO 信号而启用和停用第二差分对。第三反相器 ( 例如， 反相器 516 或 616) 基于未经反相的 Q LO 信号而启用和停用第三差分对。第四反相器 ( 例如， 反相器 518 或 618) 基于经反相的 Q LO 信号而启用和停用第四差分对。 在一种设计中， 第三晶体管 集合包括作为两个反相器而耦合的两对晶体管。一个反相器 ( 例如， 反相器 606) 基于未经 反相的 VCO 信号而启用和停用第一反相器和第二反相器。另一反相器 ( 例如， 反相器 609) 基于经反相的 VCO 信号而启用和停用第三反相器和第四反相器。第一集合、 第二集合和第三集合可包括不同和 / 或额外的晶体管。
图 7 展示具有切换式跨导和 LO 遮蔽的下变频器 700 的设计的示意图。下变频器 700 可用于图 1 中的下变频器 160 且包括 I 混频器 702 和 Q 混频器 704。
在 I 混频器 702 内， 反相器 712 用 PMOS 晶体管 722 和 NMOS 晶体管 732 来实施且 接收 VCORXp 信号。NMOS 晶体管 752 和 762 形成差分对 742， 且使其源极耦合到反相器 712 的 输出且使其栅极分别接收 ILORXp 信号和 ILORXn 信号。NMOS 晶体管 772 和 782 使其源极分别 耦合到 NMOS 晶体管 752 和 762 的漏极， 使其栅极接收 RF 输入信号 RFin， 且使其漏极分别耦 合到节点 Yp 和 Yn。NMOS 晶体管 792 和 794 使其源极分别耦合到节点 Yp 和 Yn， 使其栅极接 收偏置电压 Vbias， 且使其漏极耦合到上部电源。反相器 714 用 PMOS 晶体管 724 和 NMOS 晶 体管 734 来实施且接收 VCORXn 信号。NMOS 晶体管 754 和 764 形成差分对 744， 且使其源极 耦合到反相器 714 的输出且使其栅极分别接收 QLORXp 信号和 QLORXn 信号。NMOS 晶体管 774 和 784 使其源极分别耦合到 NMOS 晶体管 754 和 764 的漏极， 使其栅极接收 RF 输入信号， 且 使其漏极分别耦合到节点 Yp 和 Yn。
在 Q 混频器 704 内， 反相器 716 用 PMOS 晶体管 726 和 NMOS 晶体管 736 来实施且 接收 VCORXn 信号。NMOS 晶体管 756 和 766 形成差分对 746， 且使其源极耦合到反相器 716 的 输出且使其栅极分别接收 ILORXp 信号和 ILORXn 信号。NMOS 晶体管 776 和 786 使其源极分别 耦合到 NMOS 晶体管 756 和 766 的漏极， 使其栅极接收 RFin 信号， 且使其漏极分别耦合到节 点 Zp 和 Zn。NMOS 晶体管 796 和 798 使其源极分别耦合到节点 Zp 和 Zn， 使其栅极接收 Vbias 电压， 且使其漏极耦合到上部电源。反相器 718 用 PMOS 晶体管 728 和 NMOS 晶体管 738 来 实施且接收 VCORXp 信号。NMOS 晶体管 758 和 768 形成差分对 748， 且使其源极耦合到反相 器 718 的输出且使其栅极分别接收 QLORXp 信号和 QLORXn 信号。NMOS 晶体管 778 和 788 使其 源极分别耦合到 NMOS 晶体管 758 和 768 的漏极， 使其栅极接收 RF 输入信号， 且使其漏极分 别耦合到节点 Zp 和 Zn。
MOS 晶体管 722 到 738 为执行 LO 遮蔽以减少噪声的 VCO 晶体管。NMOS 晶体管 752 到 768 为执行跨导切换以实现用于下变频的混频功能的 LO 晶体管。 NMOS 晶体管 772 到 788 为提供对 RF 输入信号的放大的 RF 晶体管。NMOS 晶体管 792 到 798 为提供对经下变频的信 号的信号驱动的输出晶体管。
图 7 展示一种特定设计， 其中 RF 晶体管、 LO 晶体管和 VCO 晶体管以特定方式耦合 且其中若干特定信号被应用于这些晶体管。还可用 RF 晶体管、 LO 晶体管和 VCO 晶体管的 其它布置和 / 或通过以其它方式将所述信号应用于这些晶体管来获得所要的基带信号。
图 3 中的时序图可用于下变频器 700， 然而 VCOTXp 信号、 VCOTXn 信号、 ILOTXp 信号、 ILOTXn 信号、 QLOTXp 信号和 QLOTXn 信号表示接收器 150 的 VCORXp 信号、 VCORXn 信号、 ILORXp 信 号、 ILORXn 信号、 QLORXp 信号和 QLORXn 信号。
下变频器 700 如下操作。对于第一相位 φ1， 关于 VCORXp 信号的上升转变启用反 相器 712 和 718。由于 ILORXp 信号和 QLORXn 信号为高且 ILORXn 信号和 QLORXp 信号为低， 因此 NMOS 晶体管 752 和 768 经启用且分别驱动节点 Yp 和 Zn， 且停用 NMOS 晶体管 762 和 758。 对于第二相位 φ2， 关于 VCORXn 信号的上升转变启用反相器 714 和 716。由于 ILORXp 信号和 QLORXp 信号为高且 ILORXn 信号和 QLORXn 信号为低， 因此 NMOS 晶体管 754 和 756 经启用且分别 驱动节点 Yp 和 Zp， 且停用 NMOS 晶体管 764 和 766。对于第三相位 φ3， 关于 VCORXp 信号的上升转变启用反相器 712 和 718。由于 ILORXn 信号和 QLORXp 信号为高且 ILORXp 信号和 QLORXn 信号为低， 因此 NMOS 晶体管 762 和 758 经启用且分别驱动节点 Yn 和 Zp， 且停用 NMOS 晶体 管 752 和 768。对于第四相位 φ4， 关于 VCORXn 信号的上升转变启用反相器 714 和 716。由 于 ILORXn 信号和 QLORXn 信号为高且 ILORXp 信号和 QLORXp 信号为低， 因此 NMOS 晶体管 764 和 766 经启用且分别驱动节点 Yn 和 Zn， 且停用 NMOS 晶体管 754 和 756。
低噪声接收器可用下变频器 700 来实施， 所述下变频器 700 归因于以下原因而具 有改进的噪声性能 ： (i) 抑制了来自用以产生 I RX LO 信号和 Q RX LO 信号的分频器和分 裂器的噪声和 (ii) 减小了来自混频器中的 RF 晶体管的噪声影响。
图 7 展示具有切换式跨导和 LO 遮蔽的下变频器 700 的实例设计。具有切换式跨 导和 / 或 LO 遮蔽的下变频器还可用其它设计 ( 例如， RF 晶体管、 LO 晶体管和 VCO 晶体管的 其它布置 ) 来实施。
一般来说， 下变频器可包括第一晶体管集合、 第二晶体管集合和第三晶体管集合。 第一晶体管集合可接收经调制的信号且提供基带信号。 第二晶体管集合可耦合到第一集合 中的晶体管的源极， 且可基于 RX LO 信号切换第一集合中的晶体管的跨导。第三晶体管集 合可耦合到第二晶体管集合， 且可基于 RX VCO 信号启用和停用第二集合中的晶体管。 在一种设计中， 第二晶体管集合包括四个差分对。 第一差分对 ( 例如， 差分对 742) 接收未经反相的 I LO 信号和经反相的 I LO 信号。第二差分对 ( 例如， 差分对 744) 接收未 经反相的 Q LO 信号和经反相的 Q LO 信号。第三差分对 ( 例如， 差分对 746) 接收未经反相 的 I LO 信号和经反相的 I LO 信号。第四差分对 ( 例如， 差分对 748) 接收未经反相的 Q LO 信号和经反相的 Q LO 信号。在一种设计中， 第一晶体管集合包括四对晶体管 ( 例如， 晶体 管 772 到 788)， 所述四对晶体管使其源极耦合到所述四个差分对的漏极。 在一种设计中， 第 三晶体管集合包括作为四个反相器 ( 例如， 反相器 712 到 718) 而耦合的四对晶体管。这四 个反相器基于未经反相的 VCO 信号和经反相的 VCO 信号来启用和停用所述四个差分对。第 一集合、 第二集合和第三集合包括不同和 / 或额外的晶体管。
图 8 展示用于执行上变频的过程 800 的设计。可用第一晶体管集合对基带信号进 行上变频以获得经上变频的信号 ( 方框 812)。第一晶体管集合可包含图 5 中或图 6A 和图 6B 中的基带晶体管。 经调制的信号可从基带直接上变频到 RF( 对于直接下变频架构 ) 或从 基带或 IF 直接上变频 ( 对于超外差式架构 )。
可基于 LO 信号， 用第二晶体管集合来切换第一集合中的晶体管的跨导， 其中第二 晶体管集合耦合到第一集合中的晶体管的源极 ( 方框 814)。 第二晶体管集合可包含图 5 中 或图 6A 和图 6B 中的 LO 晶体管。可基于 VCO 信号， 用第三晶体管集合来启用和停用第二集 合中的晶体管 ( 方框 816)。第三晶体管集合可包含图 6A 和图 6B 中的反相器 606 到 609 内 的 VCO 晶体管。第二集合和第三集合中的晶体管可作为开关而操作。LO 信号可用 VCO 信号 而经重新计时， 且第一集合中的晶体管的跨导可在 VCO 信号的转变期间切换。
图 9 展示用于执行下变频的过程 900 的设计。可用第一晶体管集合对经调制的信 号进行下变频以获得基带信号 ( 方框 912)。第一晶体管集合可包含图 7 中的 RF 晶体管。 经调制的信号可从 RF 直接下变频到基带 ( 对于直接下变频架构 ) 或从 IF 直接下变频到基 带 ( 对于超外差式架构 )。
可基于 LO 信号， 用第二晶体管集合来切换第一集合中的晶体管的跨导， 其中第二
晶体管集合耦合到第一集合中的晶体管的源极 ( 方框 914)。 第二晶体管集合可包含图 7 中 的 LO 晶体管。可基于 VCO 信号， 用第三晶体管集合来启用和停用第二集合中的晶体管 ( 方 框 916)。第三晶体管集合可包含图 7 中的 VCO 晶体管。LO 信号可用 VCO 信号而经重新计 时， 且第一集合中的晶体管的跨导可在 VCO 信号的转变期间切换。
本文中所描述的上变频器和下变频器可各自在 IC、 模拟 IC、 RFIC、 混频信号 IC、 专 用集成电路 (ASIC)、 印刷电路板 (PCB)、 电子装置等上实施。上变频器和下变频器可各自用 例如互补金属氧化物半导体 (CMOS)、 NMOS、 PMOS、 双极结晶体管 (BJT)、 双极 CMOS(BiCMOS)、 硅锗 (SiGe)、 砷化镓 (GaAs) 等各种 IC 工艺技术来制造。
实施本文中所描述的上变频器和 / 或下变频器的设备可为独立装置或可为较大 装置的一部分。装置可为 (i) 独立 IC， (ii) 可包括用于存储数据和 / 或指令的存储器 IC 的一个或一个以上 IC 的集合， (iii) 例如 RF 接收器 (RFR) 或 RF 发射器 / 接收器 (RTR) 的 RFIC， (iv) 例如移动台调制解调器 (MSM) 的 ASIC， (v) 可嵌入于其它装置内的模块， (vi) 接 收器、 蜂窝式电话、 无线装置、 手持机或移动单元， (vii) 等等。
在一个或一个以上示范性设计中， 所描述的功能可以硬件、 软件、 固件或其任何组 合来实施。如果以软件实施， 则所述功能可作为一个或一个以上指令或代码存储在计算机 可读媒体上或经由计算机可读媒体进行发射。 计算机可读媒体包括计算机存储媒体和通信 媒体 ( 包括促进将计算机程序从一处传送到另一处的任何媒体 ) 两者。存储媒体可为可 由计算机存取的任何可用媒体。以实例而非限制的方式， 所述计算机可读媒体可包含 RAM、 ROM、 EEPROM、 CD-ROM 或其它光盘存储装置、 磁盘存储装置或其它磁性存储装置， 或可用于以 指令或数据结构的形式载运或存储所要程序代码且可由计算机存取的任何其它媒体。而 且， 将任何连接恰当地称为计算机可读媒体。 举例来说， 如果使用同轴电缆、 光纤电缆、 双绞 线、 数字订户线 (DSL)， 或例如红外线、 无线电和微波等无线技术从网站、 服务器或其它远程 源发射软件， 则同轴电缆、 光纤电缆、 双绞线、 DSL， 或例如红外线、 无线电和微波等无线技术 包括在媒体的定义中。如本文中所使用， 磁盘和光盘包括压缩光盘 (CD)、 激光光盘、 光学光 盘、 数字多功能光盘 (DVD)、 软盘和蓝光光盘， 其中磁盘通常以磁性方式再现数据， 而光盘用 激光以光学方式再现数据。以上内容的组合也应包括在计算机可读媒体的范围内。
提供对本发明的先前描述以使得所属领域的技术人员能够制作或使用本发明。 所 属领域的技术人员将容易明白对本发明的各种修改， 且在不脱离本发明的范围的情况下， 本文中所界定的一般原理可应用于其它变化形式。因此， 本发明无意限于本文中所描述的 实例和设计， 而将赋予本发明与本文中所揭示的原理和新颖特征一致的最广范围。