可重复进行的旋转涂布制造方法 【技术领域】
本发明提供一种进行旋转涂布制造方法，尤指一种避免半导体芯片报废而可重复进行的旋转涂布制造方法。
背景技术
目前广泛应用于超大规模集成电路(very large scale integration，VLSI)工艺的多重金属化工艺(multilevel metallization process)利用多层的金属内连线以及低介电常数材料将半导体芯片上的各个半导体元件彼此串接起来以形成堆栈化的回路架构，因此，为了在金属内连线表面沉积一具有良好的阶梯覆盖能力且无孔洞的介电层，现行的VLSI工艺大多是形成一种三明治式(sandwich type)的介电结构来解决此问题。
请参考图1至图4，图1至图4为现有半导体芯片10表面形成三明治式介电结构22的制造方法示意图。如图1所示，半导体芯片10包含有一硅衬底12，多条金属内连线14，以及一利用等离子增强化学气相沉积(plasmaenhanced chemical vapor deposition，PECVD)工艺形成于半导体芯片10表面的二氧化硅层16。如图2所示，进行一旋转式涂布工艺(spin on process)以于半导体芯片10表面形成一旋涂式玻璃(SOG)层18，并且SOG层18填满二氧化硅层16之间的沟渠17。如图3所示，在完成SOG层18的固化工艺(curing)之后，接着进行一回蚀刻(etching back)工艺均匀地去除部份SOG层18以降低SOG层18的厚度。最后如图4所示，再利用PECVD工艺于SOG层28表面沉积一二氧化硅层20，以完成三明治式介电结构22的制作。
随着工艺线宽的缩小，金属内连线14的宽度也变得越来越细，但是为了避免电阻值上升，金属内连线14的厚度并无法随之相对地减小，导致金属内连线14具有较大的高宽比(aspect ratio)而形成陡峭的形貌(severetopography)，因此，利用旋转涂布工艺于半导体芯片10表面沉积SOG层18时容易发生厚度不均匀的问题。此外，旋转涂布工艺完成之后通常会再进行一晶边清洗(edge bevel rinse，EBR)工艺以洗净半导体芯片10边缘，而该晶边清洗(edge bevel rinse，EBR)工艺却又可能会造成SOG层18表面受到化学溶液的污染。然而，在目前现有的半导体工艺中，当半导体芯片10的SOG层18如果发生上述的厚度均匀性(thickness uniformity)不佳或是表面受到化学溶液污染等问题，则都是将半导体芯片10直接报废，造成生产资源的浪费以及制造成本的增加。
【发明内容】
本发明地主要目的在于提供一种可重复进行的旋转涂布制造方法，以解决上述现有技术的问题。
本发明提供一种可重复进行的旋转涂布制造方法，一种可重复进行的旋转涂布制造方法，其步骤包含先进行一旋转涂布工艺以于一半导体芯片表面形成一第一介电层，然后对该第一介电层进行一检测步骤，并且该第一介电层符合一预定条件，接着进行一蚀刻工艺，以完全去除该第一介电层，并且利用一湿式刷洗装置(wet scrubber)清洗该半导体芯片，最后烘干该半导体芯片并且再次进行一旋转涂布工艺，以于该半导体芯片表面形成一第二介电层。
本发明提供一种可重复进行的旋转涂布制造方法，当利用一旋转涂布工艺于一半导体芯片表面形成的介电层发生厚度均匀性不佳或是表面受到化学溶液污染等问题时，本发明便会利用一湿蚀刻工艺或是一干蚀刻工艺将该介电层去除，然后再利用去离子水将该半导体芯片表面残留的蚀刻溶液或是微粒(particle)清洗干净，最后将该半导体芯片烘干并且再次进行该旋转涂布工艺，以重新沉积形成一介电层。相较于现有方法，本发明可以避免半导体芯片由于旋转涂布工艺失败而遭到报废，此外，本发明重复进行的旋转涂布制造方法并不会造成半导体芯片的合格率降低，因此可以有效地应用于半导体元件的制造。
【附图说明】
图1至图4为现有半导体芯片表面形成三明治式介电结构的制造方法示意图；
图5至图7为本发明第一实施例的可重复进行的旋转涂布制造方法示意图；
图8至图10为本发明第二实施例的可重复进行的旋转涂布制造方法示意图。
附图标记说明
10 半导体芯片 12 硅衬底
14 金属内连线 16、20 二氧化硅层
17 沟渠 18 SOG层
50、100 半导体芯片 52、102 硅衬底
54、104 金属内连线 56、108 第一介电层
58、110 第二介电层 106 二氧化硅层
【具体实施方式】
请参考图5至图7，图5至图7为本发明的可重复进行的旋转涂布制造方法示意图。如图5所示，在本发明的第一实施例中，半导体芯片50包含有一硅衬底52以及多条金属内连线54，接着进行一旋转式涂布工艺(spin onprocess)以于半导体芯片50表面形成第一介电层56以直接覆盖各金属内连线54，并且第一介电层56由旋涂式玻璃(spin on glass，SOG)或是HSQ(hydrogen silsesquioxane)(k＝2.8)、MSQ(methyl silsesquioxane)(k＝2.7)等低介电常数材料所构成。
随后对第一介电层56进行一膜厚检测以及一清洁性检测，当第一介电层56的厚度均匀性(thickness uniformity)较差，或者第一介电层56表面由于晶边清洗(edge bevel rinse，EBR)工艺而受到化学溶液污染或是微粒(particle)沾附，进而导致该旋转式涂布工艺失败时，本发明的一优选方法便会利用一干蚀刻工艺完全去除第一介电层56，并且该干蚀刻工艺以二氟二氯甲烷(Dichlorodifluoromethane，CCL2F2)四氟化碳(Perfluoromethane，CF4)六氟乙烷(Perfluoroethane，C2F6)以及全氟丙烷(Perfluoropropane，C3F8)等氟氯碳化物作为蚀刻气体。
如图6所示，在蚀刻完第一介电层56之后，将半导体芯片50置于一湿式刷洗装置(wet scrubber)中以利用去离子水清洗表面残留的微粒，接着利用一加热垫(heating plate)装置干燥(drying)半导体芯片50。最后再次进行一旋转涂布工艺，以重新于半导体芯片50表面形成一第二介电层58覆盖各金属内连线54，同样地，第二介电层58也由SOG或是HSQ、MSQ等低介电常数材料所构成。此外，假设第二介电层58的厚度均匀性仍然不佳，或是第二介电层58表面再次受到化学溶液污染，则本发明方法仍可以重复上述步骤，直至利用旋转涂布工艺于半导体芯片50表面形成一厚度均匀性良好的介电层为止，以利后续形成一现有三明治式介电结构。
本发明也可实施于复合式的介电层结构的制造方法。请参考图8，在本发明的第二实施例中，半导体芯片100包含有一硅衬底102，多条金属内连线104，以及一利用等离子增强化学气相沉积(plasma enhanced chemical vapordeposition，PECVD)工艺形成于半导体芯片100表面的二氧化硅层106。随后，对利用旋转涂布工艺于半导体芯片100表面形成的第一介电层108进行一膜厚检测以及一清洁性检测，当第一介电层108符合具有较差的厚度均匀性或是表面包含有化学溶液污染等预定条件时，本发明的一优选方法利用一湿蚀刻工艺以完全去除第一介电层108，并且该湿蚀刻工艺利用一包含有对第一介电层108的低介电常数材料与二氧化硅层106的硅氧化物具有高选择比的成分，例如氢氟酸(hydrofluoric acid，HF)或缓冲氟酸(BHF，HF/NH4F/H2O)，作为蚀刻溶液。其中，二氧化硅层106是用来作为一阻隔层(barrier layer)，以保护硅衬底102表面的多条金属内连线104等元件，避免于去除第一介电层108的湿蚀刻工艺中受到损害。值得注意的是当第一介电层108由旋涂式玻璃材料所构成时，若使用缓冲氟酸作为蚀刻溶液，由于缓冲氟酸对旋涂式玻璃材料的蚀刻速率(4500/min)远大于对二氧化硅的蚀刻速率(60/min)，故可获得良好的清除效果。
接着如图9所示，如同本发明的第一实施例的步骤，再将半导体芯片100置于一湿式刷洗装置(wet scrubber)中以利用去离子水清洗表面残留的微粒以及蚀刻溶液，并且利用一加热垫(heating plate)装置干燥(drying)半导体芯片100。最后如图10所示，再次进行一旋转涂布工艺，以重新于半导体芯片100表面形成一第二介电层110。同样地，第二介电层110也由SOG或是HSQ、MSQ等低介电常数材料所构成。此外，假设第二介电层110的厚度均匀性仍然不佳，或是第二介电层110表面再次受到化学溶液污染，则本发明方法可以重复上述步骤，直至利用旋转涂布工艺于半导体芯片100表面形成一厚度均匀性良好的介电层为止，以利后续形成一复合式的介电结构或现有三明治式介电结构。
此外，本发明的可重复进行的旋转涂布制造方法并不限于形成一复合式或三明治式介电结构，任何利用旋转涂布工艺形成的半导体结构，例如一浅沟隔离结构，均为本发明的适用范围。
本发明提供一种可重复进行的旋转涂布制造方法，一种可重复进行的旋转涂布制造方法，其步骤包含先进行一旋转涂布工艺以于一半导体芯片表面形成一第一介电层，然后对该第一介电层进行一检测步骤，并且该第一介电层符合一预定条件，接着进行一蚀刻工艺，以完全去除该第一介电层，并且利用一湿式刷洗装置(wet scrubber)清洗该半导体芯片，最后烘干该半导体芯片并且再次进行一旋转涂布工艺，以于该半导体芯片表面形成一第二介电层。
以上所述仅为本发明的优选实施例，凡依本发明权利要求所做的均等变化与修饰，均应属本发明专利的涵盖范围。