本申请要求于2008年8月14日提交的第12/191,616号美国专利申请、以及于2007年8月29日所提交的第60/968,741号美国临时申请的优先权。上面这些申请的公开内容通过引用而被全文并入。
发明内容
一种存储器集成电路(IC)包括读取模块和序列检测器模块。读取模块读取沿位线和字线之一设置的S个存储单元(单元)并且生成S个读取信号，这里S是一个大于1的整数。序列检测器模块基于S个读取信号和参考信号检测数据序列。该数据序列包含存储在S个单元中的数据。每个参考信号包含与S个单元中的一个单元相关的无干扰信号，以及与S个单元中的另一个单元相关的干扰信号，所述S个单元中的另一个单元与所述S个单元中的所述一个单元相邻。
在另一个特征中，S个单元每个都存储N位数据，这里N是大于或等于1的整数。
在另一个特征中，S个单元包含NAND闪存单元。
在另一个特征中，每个参考信号包含与S个单元中的又一个单元相关的另一个干扰信号，所述S个单元中的又一个单元与S个单元中的所述一个单元相邻，并且与所述S个单元中的所述另一个单元不同。
在另一个特征中，序列检测器模块使用Viterbi检测器、判决反馈均衡器(DFE)和具有DFE的固定深度延迟树搜寻之一来检测数据序列。
在另一个特征中，存储器IC还包括参考生成器模块，其通过向S个单元写入参考数据并且通过读回S个单元来生成参考信号。
在另一个特征中，参考生成器模块使用查找表生成参考信号。
在另一个特征中，序列检测器模块还包括生成栅格(trellis)的栅格生成器模块，栅格包含的状态每个都包括来自S个单元中的第i个单元和第(i+1)个单元的数据，这里1≤i≤S。
在另一些特征中，序列检测器模块还包括栅格初始化模块，其基于S个读取信号中的第一个读取信号和对应于S个单元中的第一个单元的参考信号来初始化栅格。栅格初始化模块生成栅格路径的初始路径量度。这些路径有选择地连接所述状态。
在另一个特征中，初始路径量度包括在S个读取信号中的第一个读取信号和对应于S个单元中的第一个单元的参考信号之间的欧式距离平方(squared Euclidean distance)，所述S个读取信号中的第一个读取信号由读取模块通过读取S个单元中的第一个单元来生成。
在另一些特征中，序列检测器模块还包括分支量度生成器模块，其生成栅格分支的分支量度。当这些状态中的一个状态基于S个读取信号转变到这些状态中的另一个状态时，分支把这些状态中的所述一个状态连接到这些状态中的所述另一个状态。
在另一个特征中，分支量度包含S个读取信号中的、由读取模块通过读取S个单元中的第二个单元到倒数第二个单元来生成的一些读取信号和对应于S个单元中的第二个单元到倒数第二个单元的参考信号中的一些参考信号之间的欧式距离平方。
在另一些特征中，序列检测器模块还包括栅格终止模块，其基于S个读取信号中的最后一个读取信号和对应于S个单元中的最后一个单元的参考信号来终止栅格。该栅格终止模块生成最终分支量度。
在另一个特征中，最终分支量度包含了S个读取信号中的最后一个读取信号和对应于S个单元中的最后一个单元的参考信号之间的欧式距离平方，所述S个读取信号的最后一个读取信号由读取模块通过读取S个单元中的最后一个单元来生成。
在另一个特征中，序列检测器模块还包括路径量度生成器模块，其基于初始路径量度、分支量度和最终分支量度生成累积路径量度。
在另一个特征中，序列检测器模块还包括幸存(survivor)路径选择模块，其选择路径中具有最小累积路径量度的一个路径作为幸存路径。
在另一些特征中，序列检测器模块还包括状态选择模块，其选择由幸存路径所连接的、状态中的S个状态的序列。该状态选择模块根据这些状态中的S个状态的序列生成数据序列。
在另一个特征中，序列检测器模块还包括幸存路径选择模块，其在栅格被终止之前选择路径中具有最小累积路径量度的一个路径作为幸存路径。
在另一些特征中，序列检测器模块还包括状态选择模块，其选择由幸存路径所连接的、状态中的少于S个状态的序列。该状态选择模块根据所述状态中的少于S个状态的序列生成数据序列。
在另一个特征中，当S个单元沿字线设置时，数据序列包括至少S位字的数据。
在另一些特征中，存储器IC包括N条位线且S个单元沿N条位线中每一条位线设置，这里N是大于1的整数。序列检测器当读取模块读取沿N条位线设置的S个单元时生成N个数据序列，并且生成S个N位字。栅格生成器模块对N条位线的每一条生成栅格。
还在另外的一些特征中，一种方法包括读取沿位线和字线之一设置的S个存储器单元(单元)，并且生成S个读取信号，这里S是大于1的整数。该方法还包括生成参考信号，所述参考信号包括与S个单元中的一个单元相关的无干扰信号和与S个单元中的另一个单元相关的干扰信号，并且S个单元中的一个单元与S个单元中的另一个单元相邻。该方法还包括基于S个读取信号和参考信号检测数据序列。该数据序列包含存储在S个单元中的数据。
在另一个特征中，该方法还包括在S个单元中的每一单元里存储N位数据，这里N是大于或等于1的整数。
在另一个特征中，该方法还包括生成参考信号，该参考信号包括与S个单元中的又一个单元相关的另一个干扰信号，所述S个单元中的又一个单元与该S个单元中的所述一个单元相邻并且不同于S个单元中的所述另一个单元。
在另一个特征中，该方法还包括使用Viterbi检测器、判决反馈均衡器(DFE)和具有DFE的固定深度延迟树搜寻之一来检测数据序列。
在另一个特征中，该方法还包括通过向S个单元写入参考数据并且从该S个单元读回参考数据来生成参考信号。
在另一个特征中，该方法还包括使用查找表生成参考信号。
在另一个特征中，该方法还包括生成栅格，该栅格包含的状态每个都包括来自S个单元中的第i个单元和第(i+1)个单元的数据，这里1≤i≤S。
在另一些特征中，该方法还包括基于S个读取信号中的第一个读取信号和对应于S个单元中的第一个单元的参考信号来初始化栅格。该方法还包括生成栅格路径的初始路径量度，并且有选择地通过路径连接所述状态。
在另一个特征中，该方法还包括生成初始路径量度，其包括在S个读取信号中的第一个读取信号和对应于S个单元中的第一个单元的参考信号之间的欧式距离平方，所述S个读取信号中的第一个读取信号通过读取S个单元中的第一个单元来生成。
在另一些特征中，该方法还包括生成栅格分支的分支量度。该方法还包括当这些状态中的一个状态基于S个读取信号转变到这些状态中的另一个状态时，由分支把这些状态中的一个状态连接到这些状态中的另一个状态。
在另一个特征中，该方法还包括生成分支量度，该分支量度包含S个读取信号中的、通过读取S个单元中的第二个单元到倒数第二个单元生成的一些读取信号和对应于S个单元中的第二个单元到倒数第二个单元的参考信号中的一些参考信号之间的欧式距离平方。
在另一些特征中，该方法还包括基于S个读取信号中的最后一个读取信号和对应于S个单元中的最后一个单元的参考信号来终止栅格，并且生成最终分支量度。
在另一个特征中，该方法还包括生成最终分支量度，该最终分支量度包含了S个读取信号中的最后一个读取信号和对应于S个单元中的最后一个单元的参考信号之间的欧式距离平方，所述S个读取信号中的最后一个读取信号通过读取S个单元中的最后一个单元来生成。
在另一个特征中，该方法还包括基于初始路径量度、分支量度和最终分支量度生成累积路径量度。
在另一个特征中，该方法还包括选择路径中具有最小累积路径量度的一个路径作为幸存路径。
在另一些特征中，该方法还包括选择由幸存路径所连接的、状态中的S个状态的序列，并且根据这些状态中的S个状态的序列生成数据序列。
在另一个特征中，该方法还包括基于S个读取信号中的最后一个读取信号和对应于S个单元中的最后一个单元的参考信号，在栅格被终止之前，选择路径中具有最小累积路径量度的一个路径作为幸存路径。
在另一个特征中，该方法还包括选择由幸存路径所连接的、状态中的少于S个状态的序列，并且根据所述状态中的少于S个状态的序列生成数据序列。
在另一个特征中，该方法还包括当S个单元沿字线设置时，生成包括至少S位字的数据的数据序列。
在另一些特征中，该方法还包括读取沿N条位线中每一条位线设置的S个单元，这里N是大于1的整数。该方法还包括生成N个数据序列并且生成S个N位字。该方法还包括生成N条位线中的每一条位线的栅格。
还在另外的一些特征中，存储器集成电路(IC)包括用于读取沿位线和字线之一设置的S个存储器单元(单元)并用于生成S个读取信号的读取装置，这里S是大于1的整数。该存储器IC还包括用于基于S个读取信号和参考信号检测数据序列的序列检测器装置。所述数据序列包含存储在S个单元中的数据。该参考信号中的每一个参考信号包含与S个单元中的一个单元相关的无干扰信号和与S个单元中的另一个单元相关的干扰信号，S个单元中的一个单元与S个单元中的另一个单元相邻。
在另一个特征中，S个单元每个都存储N位数据，这里N是大于或等于1的整数。
在另一个特征中，S个单元包含NAND闪存单元。
在另一个特征中，参考信号中的每一个参考信号包含与S个单元中的又一个单元相关的另一个干扰信号，所述S个单元中的又一个单元与S个单元中的所述一个单元相邻，并且不同于S个单元中的所述另一个单元。
在另一个特征中，序列检测器装置使用用于检测数据序列的Viterbi检测器装置、用于检测数据序列的判决反馈均衡器(DFE)装置、以及用于检测数据序列的具有DFE的固定深度延迟树搜寻装置之一来检测数据序列。
在另一个特征中，存储器IC还包括用于通过向S个单元写入参考数据并且从该S个单元读回参考数据来生成参考信号的参考生成器装置。
在另一个特征中，参考生成器装置使用查找表生成参考信号。
在另一个特征中，序列检测器装置还包括栅格生成器装置，其生成的栅格所包括的状态每个都包括来自S个单元中的第i个单元和第(i+1)个单元的数据，这里1≤i≤S。
在另一些特征中，序列检测器装置还包括用于基于S个读取信号中的第一个读取信号和对应于S个单元中的第一个单元的参考信号来初始化栅格的栅格初始化装置。该栅格初始化装置生成栅格路径的初始路径量度。这些路径有选择地连接到状态。
在另一个特征中，初始路径量度包含在S个读取信号中的第一个读取信号和对应于S个单元中的第一个单元的参考信号之间的欧式距离平方，所述S个读取信号中的第一个读取信号由读取装置通过读取S个单元中的第一个单元来生成。
在另一些特征中，序列检测器装置还包括用于生成栅格分支的分支量度的分支量度生成器装置。当这些状态中的一个状态基于S个读取信号转变到这些状态中的另一个状态时，该分支把这些状态中的一个状态连接到这些状态中的另一个状态。
在另一个特征中，分支量度包含S个读取信号中的、由读取装置通过读取S个单元中的第二个单元到倒数第二个单元生成的一些读取信号和对应于S个单元中的第二个单元到倒数第二个单元的参考信号中的一些参考信号之间的欧式距离平方。
在另一些特征中，序列检测器装置还包括栅格终止装置，其基于S个读取信号中的最后一个读取信号和对应于S个单元中的最后一个单元的参考信号来终止栅格。该栅格终止装置生成最终分支量度。
在另一个特征中，最终分支量度包含S个读取信号中的最后一个读取信号和对应于S个单元中的最后一个单元的参考信号之间的欧式距离平方，所述S个读取信号中的最后一个读取信号由读取装置通过读取S个单元中的最后一个单元来生成。
在另一个特征中，序列检测器装置还包括路径量度生成器装置，其基于初始路径量度、分支量度和最终分支量度生成累积路径量度。
在另一个特征中，序列检测器装置还包括幸存路径选择装置，其选择路径中具有最小累积路径量度的一个路径作为幸存路径。
在另一个特征中，序列检测器装置还包括状态选择装置，其选择由幸存路径所连接的、状态中的S个状态的序列，并且根据这些状态中的S个状态的序列生成数据序列。
在另一个特征中，序列检测器装置还包括幸存路径选择装置，其在栅格被终止之前选择路径中具有最小累积路径量度的一个路径作为幸存路径。
在另一个特征中，序列检测器装置还包括状态选择装置，其选择由幸存路径所连接的、状态中的少于S个状态的序列，并且根据所述状态中的少于S个状态的序列生成数据序列。
在另一个特征中，当S个单元沿字线设置时，该数据序列包括至少S位字的数据。
在另一个特征中，存储器IC包括N条位线，且S个单元沿N条位线中每一条位线设置，这里N是大于1的整数。该序列检测器装置当读取装置读取沿N条位线设置的S个单元时生成N个数据序列，并且生成S个N位字。栅格生成器装置生成N条位线中的每一条位线的栅格。
还在另外的一些特征中，由处理器所执行的计算机程序包括读取沿位线和字线之一设置的S个存储单元(单元)，并生成S个读取信号，这里S是大于1的整数。该计算机程序还包括生成参考信号，该参考信号包括与S个单元中的每一个单元相关的无干扰信号以及与S个单元中的一个单元相邻的S个单元中的另一个单元相关的干扰信号。该计算机程序还包括基于S个读取信号和参考信号检测数据序列。该数据序列包含存储在S个单元中的数据。
在另一个特征中，计算机程序还包括在S个单元中的每一个里存储N位数据，这里N是大于或等于1的整数。
在另一个特征中，计算机程序还包括生成参考信号，其包含与S个单元中的又一个单元相关的另一个干扰信号，所述S个单元中的又一个单元与该S个单元中的所述一个单元相邻并且不同于S个单元中的所述另一个单元。
在另一个特征中，计算机程序还包括使用Viterbi检测器、判决反馈均衡器(DFE)、和具有DFE的固定深度延迟树搜寻之一来检测数据序列。
在另一个特征中，计算机程序还包括通过向S个单元写入参考数据并且从该S个单元读回参考数据来生成参考信号。
在另一个特征中，计算机程序还包括使用查找表生成参考信号。
在另一个特征中，计算机程序还包括生成栅格，栅格所包括的状态每个都包含来自S个单元中的第i个单元和第(i+1)个单元的数据，这里1≤i≤S。
在另一些特征中，计算机程序还包括基于S个读取信号中的第一个读取信号和对应于S个单元中的第一个单元的参考信号来初始化栅格。该计算机程序还包括生成栅格路径的初始路径量度，并且有选择地通过路径连接到状态。
在另一个特征中，计算机程序还包括生成初始化路径量度，其包含在S个读取信号中的第一个读取信号和对应于S个单元中的第一个单元的参考信号之间的欧式距离平方，所述S个读取信号中的第一个读取信号通过读取S个单元中的第一个单元来生成。
在另一些特征中，计算机程序还包括生成栅格分支的分支量度。当这些状态中的一个状态基于S个读取信号转变到这些状态中的另一个状态时，该计算机程序还包括通过分支把这些状态中的一个状态连接到这些状态中的另一个状态。
在另一个特征中，计算机程序还包括生成分支量度，其包含在S个读取信号中的、通过读取S个单元中的第二个单元到倒数第二个单元生成的一些读取信号和对应于S个单元中的第二个单元到倒数第二个单元的参考信号中的一些参考信号之间的欧式距离平方。
在另一些特征中，计算机程序还包括基于S个读取信号中的最后一个读取信号和对应于S个单元中的最后一个单元的参考信号来终止栅格，并且生成最终分支量度。
在另一个特征中，计算机程序还包括生成最终分支量度，其包含S个读取信号中的最后一个读取信号和对应于S个单元中的最后一个单元的参考信号之间的欧式距离平方，所述S个读取信号中的最后一个读取信号通过读取S个单元中的最后一个单元来生成。
在另一个特征中，计算机程序还包括基于初始路径量度、分支量度和最终分支量度生成累积路径量度。
在另一个特征中，计算机程序还包括选择路径中具有最小累积路径量度的一个路径作为幸存路径。
在另一个特征中，计算机程序还包括选择由幸存路径所连接的、状态中的S个状态的序列，并且根据这些状态中的S个状态的序列生成数据序列。
在另一个特征中，计算机程序还包括基于S个读取信号中的最后一个读取信号和对应于S个单元中的最后一个单元的参考信号，在栅格被终止之前，选择路径中具有最小累积路径量度的一个路径作为幸存路径。
在另一些特征中，计算机程序还包括选择由幸存路径所连接的、状态中的少于S个状态的序列，并且根据所述状态中的少于S个状态的序列生成数据序列。
在另一个特征中，计算机程序还包括生成数据序列，当S个单元沿字线设置时，该数据序列包含至少S位字的数据。
在另一个特征中，计算机程序还包括读取沿N条位线中的每一条位线设置的S个单元，这里N是大于1的整数。该计算机程序还包括生成N个数据序列以及生成S个N位字。该计算机程序还包括生成N条位线中的每一条位线的栅格。
本公开的其他适用领域将通过详细描述、权利要求和附图变得明显。应当理解的是，这些详细描述和具体例子仅仅是出于说明的目的，并且无意于限制本公开的范围。
具体实施方式
接下来的描述在本质上仅仅是示例性的，并且决无意于限制本公开、其应用、或其用途。出于清楚表示的目的，相同的标号将用于在附图中标识相类似的单元。如此处使用的，短语A、B和C中至少一个应该被解释为，使用非排他性的逻辑或来意指逻辑(A或B或C)。应当理解的是，在本方法中的这些步骤可以按不同的顺序执行，而不改变本公开的原理
如此处使用的，术语模块是指专用集成电路(ASIC)、电子电路、执行一个或多个软件或固件程序的(共用的、专用的或组)处理器和存储器、组合逻辑电路，和/或提供所描述功能的其他适合的组件。
现在参考图2，所示存储器阵列的一部分包括非易失性存储器(例如NAND闪存)的一些单元。当目标单元(阴影所示)中所存储的数据被读取时，与目标单元相邻的邻近单元里所存储的数据可能产生干扰信号。该干扰信号可能干扰在目标单元中所存储的数据被读取时生成的读取信号。该干扰被称作单元间干扰，并且其可以导致在目标单元里的数据被不正确地读取。该单元间干扰会随着存储器集成电路(IC)的单元密度的增加和/或每单元所存储位数量的增加而增加。
该单元间干扰是依赖数据的。也就是说，该单元间干扰依赖于目标单元中所存储的数据和/或与目标单元相邻的邻近单元中所存储的数据。例如，当目标单元被读取时，该目标单元可以各自地从存储了数据xi的邻近单元i接收干扰信号di(xi)。该干扰信号di(xi)可以依靠于在单元i中所存储的数据xi的状态。干扰信号di(xi)可以导致目标单元的状态被不正确地读取。由于是依赖数据的，该单元间干扰可以是线性的或者非线性的。
传统的非易失性存储器系统(例如闪存系统)忽略单元间干扰。然而，忽略单元间干扰可能触发非易失性存储器系统所使用的纠错失败。反过来，纠错失败可能降低非易失性存储器系统的性能。
本公开提出了系统和方法，用于当单元间干扰存在时使用序列检测来正确地估计在非易失性存储器的单元中所存储的数据。不同于每次仅检测单元中的一个单元所存储数据的传统系统，所推荐的系统和方法通过集中处理从多个单元读取的信号，每次检测多个单元中所存储的数据。
本详述如以下所述被组织。首先，提出一种用于通过读取目标单元而生成的读取信号的数学模型，所述读取信号包含了从邻近单元所接收的干扰信号。其次，讨论了使用该数学模型、栅格、和Viterbi检测器的示例性序列检测方案。特别是讨论了生成栅格、初始化栅格、终止栅格、生成路径量度和分支量度、检测沿栅格的一条被选择路径的状态序列、以及根据状态序列估计单元中所存储的数据。
在大多数存储器系统中，单元间干扰可能仅在一个维度上出现：沿位线或沿字线。例如，在浮栅NAND闪存系统中，由于浮动栅极之间耦合的寄生电容而产生的单元间干扰主要沿位线在单元中出现。沿位线设置的单元可以从沿相同位线设置的邻近单元接收干扰信号。因为金属屏蔽被放置在相邻的位线之间，由沿位线设置的单元从沿邻近位线设置的单元所接收到的干扰信号可以被衰减。因此，单元间干扰可主要沿位线存在。另一方面，如果金属屏蔽被放置在相邻的字线之间而不是在相邻的位线之间，则该单元间干扰可沿字线存在。
因此，沿位线的仅仅一维单元间干扰被认为是简化讨论。此外，因为来自超出沿位线直接邻近单元的单元的干扰信号可能以指数方式减小，则不考虑来自沿位线的非直接邻近单元的干扰信号。然而，通过把读取信号的数学模型进行扩展以包含来自非直接邻近单元的干扰信号，可考虑来自非直接邻近单元的干扰信号。
讨论了本公开的系统和方法，其使用仅作为示例具有每个单元存储一位的单元的存储器系统。本公开的教导可以被扩展并且适用于具有每个单元存储多于1位的单元的存储器系统。
现在提出一种关于通过读取一个单元而生成的无噪读取信号的数学模型，该无噪读取信号包含由直接邻近单元所生成的一维单元间干扰。通过读取沿位线的第i个单元(即目标单元)生成的无噪读取信号可以如下所述被数学地表达。
s(xi)＝g(xi)+d0(xi-1)+d1(xi+1)
这里g(xi)表示没有单元间干扰存在时可以从第i个单元接收的无干扰读取信号。xi指示第i个单元中所存储的数据。d0(xi-1)和d1(xi+1)指示由第i个单元从沿相同位线与第i个单元直接相邻并且各自存储数据xi-1和xi+1的邻近单元接收的干扰信号。
现在参考图3，如所示，存储器IC 50包括用于使用序列检测来检测存储在单元20中的数据的系统。该存储器IC 50包括存储器阵列12、位线解码器14、字线解码器16、参考生成器模块52、读取模块54、以及序列检测器模块56。参考生成器模块52生成参考信号，参考信号包括在正常工作期间读取单元20时可以生成的所有可能读取信号。该参考生成器模块52可以凭经验生成参考信号，或使用估计生成参考信号。例如，参考生成器模块52可以通过把不同数据组合写入相邻单元，并且通过从相邻单元读回数据组合生成参考信号。因此，这些参考信号能够经由预先规定的/可编程的查找表来生成。
当读取命令在正常工作期间从主机26被接收时，读取模块54读取单元20中所存储的数据并且生成读取信号。基于读取信号和参考信号，序列检测器模块56使用序列检测器正确地检测单元20中所存储的数据。序列检测器可以包含栅格和Viterbi检测器。可选择地，序列检测器可以包含例如判决反馈均衡器(DFE)和具有DFE的固定深度延迟树搜寻之类的的序列检测器。
更具体地说，当单元20空白(blank)(例如当存储器IC 50被制造时)时，参考生成器模块52可以生成参考信号。当xi、xi-1、和xi+1具有不同状态时，参考生成器模块52可以通过读取单元20中的每一个单元生成参考信号s(xi)。参考信号s(xi)的值被称作参考值，其指示单元20中所存储的数据值，其包含由邻近单元中所存储不同数据所生成的单元间干扰的影响。特别地，参考值包含由存储在沿相同位线的临近单元中的每个可能的数据而对沿位线的单元20中的每一个单元中所存储的每个可能数据(例如二进制0或二进制1)的影响。
例如，当相邻的单元为空白(即在被擦除状态)时，参考生成器模块52可以向沿第一条位线的第一个目标单元中写入0，并且读回第一个目标单元以获得关于目标单元的参考信号g(0)。当0被存储在第一个目标单元中并且当相邻的单元为空白时，g(0)是第一个目标单元的无干扰读取信号。
其次，参考生成器模块52可以向沿相同位线的与第一个目标单元相邻的第一个邻近单元中写入0，并且读回第一个目标单元以获得参考信号s(0)＝(g(0)+d0(0))。通过读取具有数据0的第一个目标单元而生成的参考信号s(0)现在包含g(0)和通过具有数据0的第一个相邻单元而生成的干扰信号d0(0)。
当目标单元既不是沿位线的第一个单元也不是沿位线的最后一个单元时，参考生成器模块52可以在沿相同位线的与目标单元相邻的第二个邻近单元中写入0，并且读回目标单元以获得参考信号s(0)＝(g(0)+d0(0)+d1(0))，等等。参考信号s(0)现在额外地包含由具有数据0的第二个邻近单元所生成的干扰信号d1(0)。
参考生成器模块52可以写入和读回在单元20的每一个单元中并且在沿每条位线相应的邻近单元中的参考数据(即0和1)的所有可能组合。当xi、xi-1、和xi+1具有不同状态(即0和1)时，参考生成器模块52可以生成单元20的每一个单元的参考信号s(xi)。可选择地或额外地，参考生成模块52可以生成沿字线的参考信号。该参考生成器模块52可以存储参考信号的参考值。
之后，当读取模块54在正常工作期间读取单元20中所存储的数据时，序列检测器模块56使用包含了当读取模块54读取在单元20中所存储的数据时可能出现的所有可能的单元间干扰的参考值。因此，当单元间干扰存在时，该序列检测模块56正确地估计单元20中所存储的数据。
仅作为例子，通过选择字线WL0-WLm，读取模块54可以每次从一个位线读取沿位线BL0-BLn的M个单元。该读取模块54可以通过读取沿每条位线的M个单元来生成M个读取信号。可选择地，读取模块54可以每次从一个字线读取沿字线WL0-WLm的N个单元。该读取模块54可以通过读取沿每条字线的N个单元来生成N个读取信号。
处理单元20的顺序可以不同于读取单元20的顺序。特别地，序列检测器模块56处理单元20的顺序可以不同于读取模块54读取单元20的顺序。例如，在NAND闪存中，沿所选择字线的所有单元20被同时读取，而序列检测器模块56可以同时处理沿所选择位线的这些单元20。
仅作为例子，序列检测器模块56可以利用用于序列检测的Viterbi检测器和栅格。可选择地，序列检测器模块56可以使用包含了判决反馈均衡器(DFE)和具有DFE的固定深度延迟树搜寻的任何其他序列检测器。
现在参考图4A和4B，所示为利用用于序列检测的Viterbi检测器和栅格的示例性序列检测器模块56。在图4A中，序列检测器模块56可以包括栅格生成器模块58和Viterbi检测器模块60。Viterbi检测器模块60可以包括栅格初始化模块62、分支量度生成器模块66、栅格终止模块68、路径量度生成器模块70、幸存路径选择模块72、以及状态选择模块74。
栅格生成器模块58可以基于正常工作期间沿每条位线由读取模块54读取的一些单元(M个)来生成栅格。由于当字线被选择以读取一个字时一般所有位线都被读取，所以在字线被选择时可以同时生成每条位线的分离栅格。可选择地，栅格生成器模块58可以基于N个读取信号生成每字线一个栅格，所述N个读取信号由读取模块54通过读取沿字线的N个单元被生成。
在图4B中，所示为由栅格生成器模块58所生成的示例性栅格。作为例子，存储器阵列12可以每位线包括32个单元(即M＝32)，并且32个单元中的每一个单元可以存储一位数据。因此，栅格生成器模块58可以生成所示沿所选择位线的32个单元的栅格。所示号码0到31指示关于沿所选择位线的32个单元的单元索引。
在所示例子中，栅格可以包含32个状态。这些状态沿所选择位线被索引。32个状态中的每一个状态通过沿所选择位线的一对相邻单元中所存储数据来规定。成对相邻单元(例如包括32个单元中的第i个单元和第(i+1)个单元的单元对)中的每一个可以存储0或1。因此，每个状态(例如状态xixi+1)可以包含四个可能值(0，0)、(0，1)、(1，0)、或(1，1)中的一个值，这依赖于单元对的相邻单元中的每一个单元里所存储的数据。在每单元存储多于1位数据的存储器系统中，可能状态的数量和随后的处理可以增加。
在栅格中，状态转变被定义为沿被选择位线移动窗口的单元数据改变。例如，状态转变出现在状态xi-1xi＝00改变到xixi+1＝01时，或者状态xi-1xi＝01改变到xixi+1＝10时，等等。换句话说，状态转变出现在沿所选择位线的第(i+1)个单元所存储数据不同于沿所选择位线的第i个单元所存储数据时。
在栅格中的每个状态转变通过分支指示。分支把开始状态连接到栅格内的目的状态。除了初始状态的每个状态具有至少一个进入分支。除了最终状态的每个状态具有至少一个离开分支。每个状态由来自初始状态的路径连接，这里路径是被连接分支的序列。由路径连接的状态形成状态序列。因为所示栅格可以具有四个可能初始状态，则栅格可以具有四个可能路径。
Viterbi检测器模块60基于Viterbi算法生成路径量度、分支量度、以及累积路径量度。与处理被编码数据的传统Viterbi检测器不同，Viterbi检测器模块60处理未编码数据，该未编码数据包括由读取模块54所生成的读取信号和由参考生成器模块52所生成的参考信号。此外，与处理被编码数据流的传统Viterbi检测器不同，Viterbi检测器模块60处理分段数据。特别地，每个数据片段具有由沿位线的单元数量所确定的固定长度。因此，每个数据片段具有初始边界和最终边界，这些边界由从沿每条位线的第一个单元和最后一个单元所接收的信号确定。
Viterbi检测器模块60选择具有最小累积路径量度的栅格的路径作为幸存路径。Viterbi检测器模块60检测由幸存路径连接的状态的序列。Viterbi检测器模块60基于该由幸存路径连接的状态的序列估计在沿被选择位线的单元中所存储的数据。
栅格初始化模块62在每条位线的开始初始化栅格。栅格初始化模块62基于32个读取信号的第一个读取信号初始化栅格，该第一个读取信号由读取模块54通过读取被选择位线的第一个单元(即单元索引i＝0的单元)来生成。栅格初始化模块62通过生成栅格四个可能路径中的每一个可能路径的初始路径量度来初始化栅格。该四个可能路径各自从第一个单元和第二个单元(即单元索引i＝0和i＝1的单元)的四个可能初始状态(0，0)、(0，1)、(1，0)、和(1，1)开始。由于第二个单元是与第一个单元相邻的唯一邻近单元，第一个单元可以仅从第二个单元接收单元间干扰。
四个路径的初始路径量度是在由读取模块54在正常工作期间读取第一个单元所生成的读取信号和该第一个单元的相应参考信号之间的欧式距离平方。特别地，初始路径量度是在由读取模块54通过读取第一个单元所生成的读取信号的读取值(即ri，这里i＝0)和由参考生成器模块52所生成的第一个单元的相应参考值(即s(xi))之间的欧式距离平方。由于第二个单元是与第一个单元相邻的唯一邻近单元，当i＝0时，d0(xi-1)＝0。
由栅格初始化模块62所生成的四个初始路径量度可以通过以下等式被数学地表达。
p(00)＝(r0-(g(0)+d1(0)))2
p(01)＝(r0-(g(0)+d1(1)))2
p(10)＝(r0-(g(1)+d1(0)))2
p(11)＝(r0-(g(1)+d1(1)))2
换句话说，初始路径量度是在正常工作期间从第一个单元所读取的读取信号r0和在参考生成期间所生成的两个分量的总和之间的欧式距离平方。第一个分量是第一个单元的无干扰读取信号。第二个分量是由第一个单元从第二个单元接收的干扰信号。第一个分量和第二个分量的值可以依赖于在参考生成期间在第一个单元和第二个单元中所存储的数据位而变化。
特别地，初始路径量度p(00)是在读取信号r0的读取值和参考信号s(0)＝(g(0)+d1(0))的参考值之间的欧式距离平方。该参考信号s(0)是由存储了0的第一个单元所生成的无干扰读取信号g(0)和由在参考生成期间存储了0的第二个单元所生成的干扰信号d1(0)的总和。
初始路径量度p(01)是在读取信号r0的读取值和参考信号s(0)＝(g(0)+d1(1))的参考值之间的欧式距离平方。该参考信号s(0)是由存储了0的第一个单元所生成的无干扰读取信号g(0)和由在参考生成期间存储了1的第二个单元所生成的干扰信号d1(1)的总和。
初始路径量度p(10)是在读取信号r0的读取值和参考信号s(1)＝(g(1)+d1(0))的参考值之间的欧式距离平方。该参考信号s(1)是由存储了1的第一个单元所生成的无干扰读取信号g(1)和由在参考生成期间存储了0的第二个单元所生成的干扰信号d1(0)的总和。
最后，初始路径量度p(11)是在读取信号r0的读取值和参考信号s(1)＝(g(1)+d1(1))的参考值之间的欧式距离平方。该参考信号s(1)是由存储了1的第一个单元所生成的无干扰读取信号g(1)和由在参考生成期间存储了1的第二个单元所生成的干扰信号d1(1)的总和。
分支量度生成器模块66基于由读取模块54所生成的读取信号和由参考生成器模块52所生成的各自的参考信号，来生成栅格中的每条分支的分支量度。从状态xi-1xi到状态xixi+1的转变的分支量度可以通过以下等式被数学地表达。
br(xi-1xi→xixi+1)＝(ri-(g(xi)+d0(xi-1)+d1(xi+1)))2
对于每个i，分支量度是在由读取模块54通过读取第i个单元所生成的读取信号ri和包括了在参考生成期间所生成的三个分量总和的相应参考信号之间的欧式距离平方。第一个分量是从第i个单元接收的无干扰读取信号。第二个分量是由第i个单元从第(i-1)个单元接收的干扰信号。第三个分量是由第i个单元从第(i+1)个单元接收的干扰信号。这三个分量的值可以依赖于参考生成期间在第(i-1)个单元、第i个单元、和第(i+1)个单元中所存储的数据位而改变。
参考生成器模块52可以不分别存储g(xi)、d0(xi-1)、和d1(xi+1)这三个分量的值。作为代替，参考生成器模块52存储通过xi、xi-1、和xi+1的数据索引的三个分量的总和的值，其由Viterbi检测器模块60使用。
对于从i＝1到i＝30的每一个i，因为状态xi-1xi和状态xixi+1中的每一个状态能够具有(0，0)、(0，1)、(1，0)、或(1，1)这四个值中的一个值，因而分支量度生成器模块66可以生成从状态xi-1xi到状态xixi+1的所有可能转变的分支量度。特别地，因为对xi＝0和xi＝1中的每一个，xi-1和xi+1能够具有四个可能值(0，0)、(0，1)、(1，0)、和(1，1)，因而可能的转变的总数可以为八。因此，作为例子，分支量度生成器模块66可以生成下述转变的分支量度，所述转变是从状态(0，0)到状态(0，1)、从状态(0，1)到状态(1，0)、从状态(1，0)到状态(0，1)、从状态(1，1)到状态(1，0)，等等。
当i＝31，栅格终止模块68通过生成最终分支量度终止栅格，所述最终分支量度对应于在所选择位线的终点从状态x29x30到状态x30x31的最后转变。所选择位线的最后一个单元(即单元索引i＝31的单元)可以仅仅从倒数第二个单元(即单元索引i＝30的单元)接收单元间干扰。因此，最终分支量度可以如下所述被数学地表达。
br(x29x30→x30x31)＝(r31-(g(x31)+d0(x30)))2
由于包括了最后一个单元和倒数第二个单元的状态可以包含(0，0)、(0，1)、(1，0)、或(1，1)这四个值中的任何一个值，则栅格终止模块68可以生成四个最终分支量度。
每个最终分支量度是在由读取模块54通过读取第31个单元(即最后一个单元)所生成的读取信号r31和包括了在参考生成期间所生成的两个分量的总和的相应参考信号之间的欧式距离平方。第一个分量是从第31个单元接收的无干扰读取信号。第二个分量是由第31个单元从第30个单元(即倒数第二个单元)接收的干扰信号。第一个分量和第二个分量的值可以依赖于参考生成期间在最后一个单元和倒数第二个单元中所存储的数据位而改变。
在从i＝1到i＝31的每一个i，路径量度生成器模块70对于进入每个状态的路径递归地生成累积(即累加的)路径量度。该路径量度生成器模块70使用Viterbi算法生成累积路径量度。
特别地，当栅格的开始(即在i＝0)时，路径量度生成器模块70初始化四个可能路径的累积路径量度，所述可能路径从四个可能初始状态(0，0)、(0，1)、(1，0)、和(1，1)开始，初始路径量度分别为p(00)、p(01)、p(10)、和p(11)。随后，在从i＝1到i＝30的每一个i，路径量度生成器模块70递归地把每个状态的分支量度加到进入该状态的路径的累积路径量度。最终，当栅格被终止(即当i＝31)时，路径量度生成器模块70把每个状态的最终分支量度加到进入该状态的路径的累积路径量度。
在栅格在i＝31被终止之后，幸存路径生成器模块72选择具有最小累积路径量度的路径作为幸存路径。在被幸存路径连接的从i＝0到i＝31的每一个i处状态的序列代表对于从沿被选择位线的32个单元所读取的数据的最准确估计的可能性最高。因此，状态选择模块74选择由幸存路径所连接的状态的序列，作为从沿被选择位线的32个单元所读取的数据的代表。
在一些实现中，幸存路径生成器模块72可以在任何时刻选择具有最小累积路径量度的路径作为幸存路径。也就是说，在栅格在i＝31被终止之前，幸存路径生成器模块72可以选择具有最小累积路径量度的路径作为幸存路径。因此，状态选择模块74可以选择由幸存路径所连接的状态的序列，作为从沿被选择位线的32个单元中的一些单元所读取的数据的代表。该状态选择模块74可以开始输出该32个单元的被检测数据序列，而不是等到栅格在i＝31时被终止。换句话说，决定i个单元的被被检测数据序列的决定延迟能够是小于i的(例如i＝32)。
状态选择模块74可以根据由幸存路径所连接的状态的序列生成32位数据。尽管是在沿被选择位线存在单元间干扰时通过读取模块54读取的，32位数据也是在32个单元中所存储数据的准确估计。状态选择模块74可以存储32位数据作为从沿所选择位线的32个单元读取的数据。状态选择模块74可以输出32位数据的序列，作为从沿所选择位线的32个单元读取的数据。因此，通过集中处理由读取模块54读取沿所选择位线的所有32个单元而生成的读取信号，序列检测器模块56连带地检测沿所选择位线的32个单元中所存储的所有32位数据。
其后，读取模块54读取沿下一条位线的接下来的32个单元并且生成32个新读取信号。栅格初始化模块62基于32个新读取信号的第一个读取信号和相应参考信号，通过生成新初始路径，初始化栅格。分支量度生成器模块66基于32个新读取信号和相应参考信号生成新分支量度。栅格终止模块68基于32个新读取信号中的最后一个读取信号和相应的参考信号，通过生成沿下一条位线的最后转变的新最终分支量度来终止栅格。
路径量度生成器模块70基于新初始路径量度、新分支量度、以及新最终分支量度，使用Viterbi算法递归地生成累积路径量度。幸存路径选择模块72生成具有最小累积路径量度的新幸存路径。状态选择模块74选择由新幸存路径所连接的32个状态的新序列，根据这32个状态来生成32位数据，并且存储/输出这些32个数据位作为从沿下一条位线的32个新单元读取的校正数据。当此处所描述的Viterbi算法被扩展并且被应用到每单元存储多于一位数据的单元时，数据位的总数将会大于32。
因此，序列检测器模块56通过执行N次序列检测(即对每一条位线做一次)检测沿N条位线的M*N个单元中(即在M个N位宽的字中)所存储的数据。序列检测器模块56可以一次M个字地输出从单元20读取的字的M个N位宽字数据。可选择地，序列检测器模块56可以通过执行M次序列检测(即对每一条位线做一次)检测沿M条字线的M*N个单元中(即在M个N位宽的字中)所存储的数据。序列检测器模块56可以每次一个字地输出从单元20读取的数据的M个N位宽字数据。
偶尔地，单元间干扰可以出现在两个维度上：沿N条位线以及沿M条字线。当二维单元间干扰存在时，序列检测器模块56可以多种方式检测存储在单元20中的数据。
在一种方式中，栅格生成器模块58可以生成位线的第一个栅格和字线的第二个栅格。序列检测器模块56可以使用序列检测来检测沿N条位线中的每一条位线的M个单元所存储的数据位，并且每条位线一组地生成N组M个数据位。其后，序列检测器模块56可以使用序列检测来以检测沿M条字线中的每一条字线的N个单元所存储的数据位，并且通过利用之前获得的N条位线的检测结果每条字线一组地生成M组N个数据位。
序列检测器模块56可以使用用于位线和字线的两类序列检测器来反复地执行序列检测。序列检测器可以互相通信。序列检测器模块56可以重复一次一条位线地沿所有位线的序列检测，然后一次一条字线地沿所有字线的序列检测，等等。序列检测器模块56可以重复沿位线的序列检测，之后是沿字线的序列检测，直到通过执行沿位线和字线的序列检测而在全部M*N个单元中被检测的数据位相匹配为止。
现在参考图5，所示为示例性方法100，该方法用于使用序列检测来检测非易失性存储器中所存储的数据。当单元间干扰沿位线存在时，该方法100检测数据。在步骤102，开始方法100。在步骤104，参考生成器模块52在单元20空白时把所有可能数据组合写入单元20并从单元20读回，且参考生成器模块52生成所有可能的读取信号的参考值，这些可能的读取信号可以由读取模块54在正常工作期间生成。在步骤106，栅格生成器模块58基于沿位线的单元数量生成栅格。在步骤108，序列检测器模块56选择所述位线中的一条位线。
在步骤110，读取模块54通过读取沿被选择位线的单元来生成读取信号。在步骤112，栅格初始化模块62基于沿所选择位线的第一个单元的读取信号和相应的参考值，通过生成初始路径量度p(00)、p(01)、p(10)、和p(11)，初始化栅格。在步骤114，分支量度生成器模块66基于读取信号和相应参考值，生成栅格中所有分支(即状态转变)的分支量度。
在步骤116，序列检测器模块56确定状态转变是否是沿被选择位线的最后一个状态转变。如果步骤116的结果为假，方法100重复步骤114。如果步骤116的结果为真，在步骤118，栅格终止模块68基于沿所选择位线的最后一个单元的读取信号和相应参考值，通过生成关于最后一个状态转变的最终分支量度，终止栅格。
在步骤120，使用Viterbi检测器，路径量度生成器模块70通过把进入每个状态的分支量度加到进入该状态的路径的累积路径量度，递归地生成进入每个状态的路径的累积路径量度。在步骤122，幸存路径选择模块72选择具有最小累积路径量度的路径作为幸存路径。在步骤124，状态选择模块74选择由幸存路径所连接的状态的序列。在步骤126，状态选择模块74根据所选择的状态的序列生成数据位，其中，尽管在数据从单元中读出时存在单元间干扰，数据位也是单元中所存储数据的准确估计。
在步骤128，序列检测器模块56确定读取模块54是否读取最后的位线。如果步骤128的结果为假，则方法100返回步骤108。如果步骤128的结果为真，则在步骤130，序列检测器模块56基于从所有位线检测到的数据位输出数据位的字，其中这些字准确地代表了单元20中所存储的数据字。在步骤132，方法100结束。
现在参考图6A-6G，所示为并入了本公开的教导的各种示例性实现。在图6A中，本公开的教导可以在硬盘驱动器(HDD)200的非易失性存储器212中被实现。该HDD 200包含硬盘驱动装置(HDA)201和HDD印刷电路板(PCB)202。HAD 201可以包含例如一个或多个存储数据的盘片的磁介质203、以及读/写设备204。读/写设备204可以被布置在致动器臂205上，并且可以在磁介质203上读取和写入数据。额外地，HAD 201包含使磁介质203旋转的主轴马达(spindle motor)206、以及激励致动器臂205的音圈马达(VCM)207。前置放大设备208放大在正常工作期间由读/写设备204所生成的信号，并且在写入操作期间把信号提供给读/写设备204。
HDD PCB 202包含读/写通道模块(以下称作“读取通道”)209、硬盘控制器(HDC)模块210、缓冲器211、非易失性存储器212、处理器213、以及主轴/VCM驱动器模块214。读取通道209处理从前置放大器208接收的数据和向前置放大器208传输的数据。HDC模块210控制HAD 201的组件并且经由I/O接口215与外部设备(未被示出)通信。该外部设备可以包含计算机、多媒体设备、移动计算设备，等等。I/O接口215可以包括有线线路和/或无线通信链接。
HDC模块210可以从HAD 201、读取通道209、缓冲器211、非易失性存储器212、处理器213、主轴/VCM驱动器模块214、和/或I/O接口215接收数据。处理器213可以处理数据，包含编码、解码、过滤、和/或格式化。被处理数据可以被输出到HAD 201、读取通道209、缓冲器211、非易失性存储器212、处理器213、主轴/VCM驱动器模块214、和/或I/O接口215。
HDC模块210可以使用缓冲器211和/或非易失性存储器212，以存储有关于HDD 200的控制和操作的数据。缓冲器211可以包含DRAM、SDRAM，等等。非易失性存储器212可以包含任何适合类型的半导体存储器或固态存储器，例如闪存(包含NAND闪存和NOR闪存)、相变存储器、磁性RAM、和多态存储器(multi-state memory)，其中每个存储器单元具有多于两个的状态。主轴/VCM驱动器模块214控制主轴马达206和VCM 207。HDD PCB202包含向HDD 200的组件提供功率的电源216。
在图6B中，本公开的教导可以在DVD驱动器218或CD驱动器(未被示出)的非易失性存储器223。DVD驱动器218包含DVD PCB 219和DVD装置(DVDA)220。DVD PCB 219包含DVD控制模块221、缓冲器222、非易失性存储器223、处理器224、主轴/FM(进给电机)驱动器模块225、模拟前端模块226、写入策略模块227、以及DSP模块228。
DVD控制模块221控制DVDA 220的组件，并且经由I/O接口229与外部设备(未被示出)通信。外部设备可以包含计算机、多媒体设备、移动计算设备，等等。I/O接口229可以包含有线线路和/或无线通信链接。
DVD控制模块221可以从缓冲器222、非易失性存储器223、处理器224、主轴/FM驱动器模块225、模拟前端模块226、写入策略模块227、DSP模块228、和/或I/O接口229接收数据。处理器224可以处理数据，包含编码、解码、过滤、和/或格式化。DSP模块228执行信号处理，例如视频和/或音频的编码/解码。被处理数据可以被输出到缓冲器222、非易失性存储器223、处理器224、主轴/FM驱动器模块225、模拟前端模块226、写入策略模块227、DSP模块228、和/或I/O接口229。
DVD控制模块221可以使用缓冲器222和/或非易失性存储器223，以存储有关于DVD驱动器218的控制和操作的数据。缓冲器222可以包含DRAM、SDRAM，等等。非易失性存储器223可以包含任何适合类型的半导体存储器或固态存储器，例如闪存(包含NAND闪存和NOR闪存)、相变存储器、磁性RAM、和多态存储器，其中每个存储器单元具有多于两个的状态。DVD PCB 219包含向DVD驱动器218的组件提供功率的电源230。
DVDA 220可以包含前置放大设备231、激光驱动器232、以及光学设备233，该光学设备可以是光学读/写(ORW)设备或光学只读(OR)设备。主轴马达234旋转光学存储介质235，并且进给电机236激励有关于光学存储介质235的光学设备233.
当从光学存储介质235读取数据时，激光驱动器向光学设备233提供读取功率。光学设备233检测来自光学存储介质235的数据，并且向前置放大设备231传输数据。模拟前端模块226从前置放大设备231接收数据，并且执行诸如过滤和A/D变换的功能。为向光学存储介质235进行写入，写入策略模块227向激光驱动器232传输功率电平和定时数据。激光驱动器232控制光学设备233以向光学存储介质235写入数据。
在图6C中，本公开的教导可以在高清晰度电视(HDTV)237的存储器241的非易失性存储部分里被实现。HDTV 237包含HDTV控制模块238、显示器239、电源240、存储器241、存储设备242、网络接口243、以及外部接口245。如果网络接口243包含无线局域网接口，则其可以包含天线(未被示出)。
HDTV 237能够从网络接口243和/或外部接口245接收输入信号，其能够经由有线电视电缆、宽带互联网、和/或卫星发送数据并且接收数据。HDTV控制模块238可以处理输入信号，包含编码、解码、过滤、和/或格式化，并且生成输出信号。输出信号可以连通到显示器239、存储器241、存储设备242、网络接口243、以及外部接口245中的一个或多个。
存储器241可以包含随机存取存储器(RAM)和/或非易失性存储器。非易失性存储器可以包含任何适合类型的半导体存储器或固态存储器，例如闪存(包含NAND闪存和NOR闪存)、相变存储器、磁性RAM、和多态存储器，其中每个存储器单元具有多于两个的状态。存储设备242可以包含例如DVD驱动器、和/或硬盘驱动器(HDD)的光学存储驱动器。HDTV控制模块238经由网络接口243和/或外部接口245进行外部通信。电源240向HDTV 237的组件提供功率。
在图6D中，本公开的教导可以在交通工具246的存储器249的非易失性存储部分里被实现。交通工具246可以包含交通工具控制模块247、电源248、存储器249、存储设备250、以及网络接口252。如果网络接口252包含无线局域网接口，则其可以包含天线(未被示出)。交通工具控制系统247可以是动力系控制系统、车身控制系统、娱乐控制系统、防抱死制动系统(ABS)、导航系统、远程信息处理系统、车道偏离系统、自适应巡航控制系统，等等。
交通工具控制系统247可以与一个或多个传感器254通信，并且生成一个或多个输出信号256。传感器254可以包含温度传感器、加速度传感器、压力传感器、转动传感器、气流传感器，等等。输出信号256可以控制发动机工作参量、传输工作参量、悬挂参量、制动参量，等等。
电源248向交通工具246的组件提供功率。交通工具控制系统247可以在存储器249和/或存储设备250中存储数据。存储器249可以包含随机存取存储器(RAM)和/或非易失性存储器。非易失性存储器可以包含任何适合类型的半导体存储器或固态存储器，例如闪存(包含NAND闪存和NOR闪存)、相变存储器、磁性RAM、和多态存储器，其中每个存储器单元具有多于两个的状态。存储设备250可以包含例如DVD驱动器、和/或硬盘驱动器(HDD)的光学存储驱动器。交通工具控制系统247可以使用网络接口252进行外部通信。
在图6E中，本公开的教导可以在蜂窝电话258的存储器264的非易失性存储部分里被实现。蜂窝电话258包含电话控制模块260、电源262、存储器264、存储设备266、以及蜂窝网络接口267。蜂窝电话258可以包含网络接口268、麦克风270、例如扬声器和/或输出插孔之类的音频输出272、显示器274、以及例如键盘和/或定点设备之类的用户输入设备276。如果网络接口268包含无线局域网接口则可以包含天线(未被示出)。
电话控制模块260可以从蜂窝网络接口267、网络接口268、麦克风270、和/或用户输入设备276接收输入信号。电话控制模块260可以处理输入信号，包含编码、解码、过滤、和/或格式化，并且生成输出信号。输出信号可以连通到存储器264、存储设备266、蜂窝网络接口267、网络接口268、以及音频输出272中的一个或多个。
存储器264可以包含随机存取存储器(RAM)和/或非易失性存储器。非易失性存储器可以包含任何适合类型的半导体存储器或固态存储器，例如闪存(包含NAND闪存和NOR闪存)、相变存储器、磁性RAM、和多态存储器，其中每个存储器单元具有多于两个的状态。存储设备266可以包含例如DVD驱动器、和/或硬盘驱动器(HDD)的光学存储驱动器。电源262向蜂窝电话258的组件提供功率。
在图6F中，本公开的教导可以在机顶盒278的存储器283的非易失性存储部分里被实现。机顶盒278可以包含机顶盒控制模块280、显示器281、电源282、存储器283、存储设备284、以及网络接口285。如果网络接口285包含无线局域网接口，则其可以包含天线(未被示出)。
机顶盒控制模块280可以从网络接口285和/或外部接口287接收输入信号，这些接口能够经由有线电视电缆、宽带互联网、和/或卫星发送数据并且接收数据。机顶盒控制模块280可以处理信号，包含编码、解码、过滤、和/或格式化，并且生成输出信号。输出信号可以包含标准格式的和/或高清晰度格式的音频和/或视频信号。输出信号可以连通到网络接口285和/或显示器281。显示器281可以包括电视、投影仪、和/或监视器。
电源282向机顶盒278的组件提供功率。存储器283可以包含随机存取存储器(RAM)和/或非易失性存储器。非易失性存储器可以包含任何适合类型的半导体存储器或固态存储器，例如闪存(包含NAND闪存和NOR闪存)、相变存储器、磁性RAM、和多态存储器，其中每个存储器单元具有多于两个的状态。存储设备284可以包含例如DVD驱动器、和/或硬盘驱动器(HDD)的光学存储驱动器。
在图6G中，本公开的教导可以在移动设备289的存储器292的非易失性存储部分里被实现。移动设备289可以包含移动设备控制模块290、电源291、存储器292、存储设备293、网络接口294、以及外部接口299。如果网络接口294包含无线局域网接口，则其可以包含天线(未被示出)。
移动设备控制模块290可以从网络接口294和/或外部接口299接收输入信号。外部接口299可以包含USB、红外线、和/或以太网。输入信号可以包含压缩的音频和/或视频，并且可以符合MP3格式。额外地，移动设备控制模块290可以从例如键盘、触摸板、或各个按键的用户输入296接收输入。移动设备控制模块290可以处理输入信号，包含编码、解码、过滤、和/或格式化，并且生成输出信号。
移动设备控制模块290可以向音频输出297输出音频信号，并且向显示器298输出视频信号。音频输出297可以包含扬声器和/或输出插孔。显示器298可以呈现图形用户接口，其可以包含菜单、图标，等等。电源291向移动设备289的组件提供功率。存储器292可以包含随机存取存储器(RAM)和/或非易失性存储器。
非易失性存储器可以包含任何适合类型的半导体存储器或固态存储器，例如闪存(包含NAND闪存和NOR闪存)、相变存储器、磁性RAM、和多态存储器，其中每个存储器单元具有多于两个的状态。存储设备293可以包含例如DVD驱动器、和/或硬盘驱动器(HDD)的光学存储驱动器。移动设备可以包含个人数码助理、媒体播放器、膝上电脑、游戏机、或其他移动计算设备。
在本领域的技术人员现在能够从前面的描述中领会到，本公开主要的教导可以多种形式来实现。因此，虽然本公开包含特殊的例子，但是本公开的真实范围不应被如此限制，因为在研究了附图、说明书以及接下来的权利要求后，其他的修改将是明显的。