一种增加铁电非挥发触发器使用寿命的电路 【技术领域】
本发明涉及一种为增加铁电非挥发触发器使用寿命的技术,属于电路设计领域。
背景技术
近年来,集成化芯片系统(SoC:System on Chip)是微电子技术最重要的发展方向之一。非挥发存储技术是未来微米纳米技术发展的一个重要组成部分,也是未来SoC应用的重要基础。传统存储器存在一些问题,比如掉电信息丢失、读写速度慢、可擦写次数不够等等。因此,解决这些问题的途径之一是利用高速大容量的非挥发存储器来替代片上RAM来增加电路的可靠性并有效地降低功耗。
铁电技术是目前被研究的非挥发技术之一,铁电材料是一类具有自发极化且自发极化方向可随外电场方向的改变而改变的介质材料。将铁电薄膜技术与常规逻辑电路结合起来以实现具有非挥发特性的逻辑电路,可实现完全的断电保护,从而使信息不会丢失。
但是,由于铁电薄膜可擦写的次数是有限的,其读写次数大约在1013左右,对于一个频繁擦写的电路来说,这样的次数是远远不够的,因此需要开发一种新的方法来增加铁电薄膜的使用寿命。
本发明从铁电出触发器的读写次数考虑,提出了一种新的铁电非挥发触发器的电路结构,有效地避免了对铁电电容不必要的写操作,从而增加了铁电电容的使用寿命。该方法的主要创新点在于:设计了一种新的铁电非挥发触发器的电路结构;本技术可以减少对铁电电容40%-80%的写操作次数。如图3所示。
【发明内容】
本发明的目的是提出一种新的铁电非挥发触发器的电路结构,该结构可以增加铁电电容的使用寿命。该方法是基于这样的事实:一般看来,电路中大部分的触发器中数据翻转概率并不是很高。很可能写操作之前触发器并没有发生翻转,即要写入铁电电容的状态与其本身的状态是相同的,在这种情况下重新写一次铁电电容的操作是不需要的。
本发明的特征在于,含有NMOS管M2、PMOS管M1、三个反相器Φ1、Φ2、Φ3、异或逻辑门XOR、两个与门AND1、AND2、以及一个或门OR,其中:
NMOS管M2和PMOS管M1:两者的栅极相连后接写信号Wctrl输入端,所述NMOS管的漏极同时连到铁电非挥发触发器FC-FF的要写入的状态Q的输出端和所述异或逻辑门XOR的第一输入端,该NMOS管M2的源极同时与所述PMOS管M1的源极、所述第二反相器Φ2的输入端以及所述异或逻辑门XOR的第二输入端相连,成为之前最后存入的状态Qs的节点,所述PMOS管M1的漏极连到所述第一反相器Φ1的输出端,该第一反相器Φ1的输入端和所述第二反相器Φ2的输出端相连;
第一与门AND1:三个输入端分别输入所述异或逻辑门XOR的输出信号Wen、整个触发器的读写控制脉冲信号PL以及反相的Rec信号,所述Rec信号是表示在状态恢复阶段要对所述铁电非挥发触发器的备份部分进行读取的信号;
第二与门AND2:两个输入分别为所述Rec信号和PL信号;
或门OR:两个输入分别是所述第一、第二两个与门AND1、AND2的输出信号,该或门的输出信号是对FC-FF输入的读写控制脉冲信号PLFC_FF,其表达式如下所示,其中PL是从外部输入地对整个触发器的读写控制脉冲信号:
PLFC_FF=Rec·(Wen·PL)+Rec·PL
在要进行写操作时,时钟信号clk为高电平,写信号Wtrl为低电平,该控制信号PL为高电平,当所述要写入的状态Q和之前最后存入的状态相同时,所述PL为低电平,阻之写入。
在这种结构中,对备份电路的写操作数量可能很大,铁电电容的寿命很难满足要求,因此在此基础上做了改进,加入了一个状态判断和控制模块,新的电路结构如图2所示。这个模块可以在每次写操作之前检验是否需要重新对非挥发备份模块进行写操作。只有在当前状态和要写入的状态是不同的,才有必要对铁电电容进行写操作,否则是不必要进行重新写入的,因此这个模块可以有效地减少对铁电电容的写操作的次数。
【附图说明】
图1是铁电非挥发触发器(FC-FF)的基本结构;
图2是改进后的铁电非挥发触发器(IFC-FF)的基本结构;
图3是铁电非挥发触发器(FC-FF)与改进的铁电非挥发触发器(IFC-FF)写操作数量的比较结果:其中°代表铁电非挥发触发器的写操作数量,*代表改进的铁电非挥发触发器的写操作数量。
【具体实施方式】
本发明提出了一种新的触发器电路结构,其中加入了一个状态比较模块,可将铁电电容中的当前状态和需要写入的状态进行比较,然后判断并控制是否进行写操作。该方案有效地避免了对铁电电容不必要的写操作,从而增加了铁电电容的使用寿命。
传统的基于SRAM触发器的主从两部分都是由时钟控制的锁存器构成,在从部分中加入了以铁电电容为核心的备份模块,使得触发器可以有非挥发的特性,其结构如图1所示。
当RW保持为低电平时,该触发器的工作与一个普通触发器相同。在对备份模块进行写操作时,RW输入高电平,Pch保持为“0”,当时钟Clk打开为“1”时,输入信号Din锁存进Q中。同时在此期间,PL上产生一个正脉冲,将一对互补值a和b存入一对铁电电容中,这样就保证了在锁存器正常工作时状态的保存。
在断电之后可以立即通过对备份模块进行读操作来完成数据的恢复。其中RW输入高电平,Din和Clk保持为“0”,先由Pch上的一个正脉冲对a和b节点作预放电,然后PL上产生一个正脉冲来驱动一对铁电电容。由于两个铁电电容的极化状态不同,会在节点a和b之间形成一个电压差,这一电压差经锁存器上的反馈回路放大,就得到互补的“0”、“1”值。
对于改进的铁电非挥发触发器结构,增加了两个输入控制信号,分别是Wctrl和Rec,其中Wctrl用来控制状态比较模块中的开关,Rec用来标识电路是否处在状态恢复阶段,当处于恢复阶段即要对非挥发备份部分进行读取时Rec信号为高电平,其他状态Rec信号为低电平。
加入状态模块后,对非挥发备份电路进行写操作时分为以下几个步骤:
步骤一:时钟信号为高电平时:信号Wctrl保持为低电平,状态比较模块利用其中的异或逻辑对要写入的状态Q和之前存入的状态Qs进行比较,并输出控制信号Wen。当两个状态相同时,Wen输出为低,反之为高。所以该信号可以用来判断是否需要对备份模块中的铁电电容进行重新写入,从而控制FC-FF的PL信号是否产生一个正脉冲来驱动铁电电容对。因此,对FC-FF输入的读写控制脉冲信号PLFC_FF的表达式如下,其中PL是从外部输入的对整个触发器的读写控制脉冲信号:
PLFC_FF=Rec·(Wen·PL)+Rec·PL
步骤二:时钟信号为低电平时:控制信号Wctrl产生一个正脉冲控制状态比较模块中反相器链中的开关,打开反相器链的反馈,使得将新的Q值存储到节点Qs中,为下一次的状态比较作好准备。
在正常操作时,信号Wctrl保持为低电平,此时铁电电容备份模块和状态比较模块都与触发器主电路部分隔离开来,因此整个触发器电路工作状态与一个普通触发器相同。
改进后的铁电非挥发触发器的写入周期与原来相同,可以在一个时钟周期中完成,其工作不影响主电路的工作,因此不会带来额外的时间消耗。
从图3的仿真结果可以看出,在不同的翻转概率的情况下,经过改进的非挥发触发器相比原来的触发器写操作的次数减少了40-80%,因此不必要的写操作被有效地去除了。