阻抗可变型存储装置.pdf

一种阻抗可变型存储装置，包括通过利用基于注入电流的自旋转移效应来写入数据的阻抗可变型存储单元；和产生多个写入脉冲和用于规定写入脉冲之间的电平的偏置脉冲的合成脉冲并且在写入时提供所述合成脉冲至所述存储单元的驱动电路。

1.  一种阻抗可变型存储装置，包括：
通过利用基于注入电流的自旋转移效应来写入数据的阻抗可变型存储单元；和
产生多个写入脉冲和用于规定写入脉冲之间的电平的偏置脉冲的合成脉冲并且在写入时提供所述合成脉冲至所述存储单元的驱动电路。

2.  根据权利要求1的阻抗可变型存储装置，其中基于偏置脉冲的电流分量的绝对值大于零并且小于通过注入电流能够反转所述存储单元的磁化的最小阈值电流的10倍。

3.  根据权利要求1的阻抗可变型存储装置，其中：
每个脉冲的持续时间具有使得所述持续时间与磁化旋转角的频率的乘积等于或者小于90度的时间长度；以及
脉冲之间的等待时间在存储层磁化的驰豫时间的0.1至2倍的范围中。

4.  根据权利要求1的阻抗可变型存储装置，其中：
所述偏置脉冲具有与所述多个脉冲相反的极性；
每个脉冲的持续时间具有使得所述持续时间与磁化旋转角的频率的乘积等于或者小于180度的时间长度；以及
脉冲之间的等待时间在存储层磁化的驰豫时间的0.05至1倍的范围中。

5.  根据权利要求3的阻抗可变型存储装置，其中基于偏置脉冲的电流分量的绝对值大于零并且小于通过注入电流能够反转所述存储单元的磁化的最小阈值电流的10倍。

6.  根据权利要求4的阻抗可变型存储装置，其中基于偏置脉冲的电流分量的绝对值大于零并且小于通过注入电流能够反转所述存储单元的磁化的最小阈值电流的10倍。

7.  根据权利要求1的阻抗可变型存储装置，其中所述驱动电路包括探测与所述注入电流的密度成比例的电压以便控制调制程度的脉冲宽度的调制电路，由此确定每个脉冲的持续时间。

8.  根据权利要求1的阻抗可变型存储装置，其中所述驱动电路包括脉冲宽度调制电路，所述脉冲宽度调制电路通过考虑到源于自发热或者环境温度的饱和磁化的变化而进行脉冲宽度调制来确定每个脉冲的持续时间和等待时间。

9.  一种阻抗可变型存储装置，包括：
通过利用基于注入电流的自旋转移效应来写入数据的阻抗可变型存储单元；和
产生多个写入脉冲和偏置脉冲的合成脉冲并且在写入时提供所述合成脉冲至所述存储单元的驱动电路，所述偏置脉冲具有与所述写入脉冲相反的极性并且用于规定所述写入脉冲之间的电平。

阻抗可变型存储装置
技术领域
本发明涉及一种利用基于注入电流的自旋转移效应来写入数据的阻抗可变型存储装置。
背景技术
数据通信设备、尤其是诸如便携式通信终端的个人小型设备在消费者中的使用广泛并日益增加。伴随着这种普及，对于在这样的设备中所采用的装置例如存储装置和逻辑装置已经要求高性能化，例如更高的集成度、增加的处理速度和更低的功耗。在这样的设备中，尤其是非易失性存储器被认为是实现性能提高的重要器件。
在相关技术中实际使用的非易失性存储器包括半导体闪速存储器和铁电非易失性存储器(FeRAM)。这些存储器已被积极研究和开发，以实现更高的性能。
最近，作为使用磁性材料的非易失性存储器，利用隧道磁阻效应的磁随机存取存储器(MRAM)已被披露并且广受关注(例如参阅“J.Nahas等人，IEEE/ISSCC 2004 Visulas Supplement，22页”)。
将简要描述与本发明紧密相关的MRAM的工作原理。
MRAM是具有这样一种结构的磁数据记录装置，其中由磁性材料制成的微小存储载体规则地布置并且排布接线，以允许存取各存储载体。
当允许电流流入设置于磁存储载体的上方或者下方的导线(字线)和读出导线(位线)两者中时，产生合成的电流磁场。通过利用合成的电流磁场来控制各磁性材料的磁化，数据被写入MRAM。
通常，根据磁化方向来存储数据“0”和“1”。作为重写装置的数据的典型方法，已知利用星形特性的方法(例如，参考日本待审专利申请公报第10-116490号)。还有，一种利用转换特性的方法(例如，参考美国专利公报第2003-072174号)。
数据如下被读出。使用例如晶体管的元件来选择存储单元，并且根据电流磁效应，磁化方向被提取作为电压信号。
作为提出的存储单元的一种膜结构，存在已知的包括铁磁性材料、绝缘材料和铁磁性材料的3层接合结构(铁磁性隧道结，磁性隧道结，缩写为MTJ)。该结构将被称为MTJ结构。
在MTJ结构中，一个铁磁性层被用作其中磁化方向被固定的固定的参考层，并且另一铁磁性层被用作记录层(自由层)。以这种方式，MTJ结构使得记录层的磁化方向根据隧道磁阻效应而对应于电压信号。
MRAM能够通过反转磁性材料的磁化方向来高速地且基本没有次数限制地(10¹⁵或者更多次)重写数据“0”和“1”。这是MRAM对比于其它非易失性存储器的主要优点。
另一方面，由于大的电流量(例如，几mA至几十mA)必须流过接线，所以MRAM消耗大的功率。而且，由于MRAM必须包括用于记录的字线和用于读取的位线两者，所以可能难于减小存储单元的尺寸。此外，当MTJ结构的尺寸减小时，磁化反转所必须的磁场增强。因而，从功耗方面来看，按比例减小MRAM是不利的。
作为问题的一种解决方法，已经研究了不使用电流磁场的记录方法。其中，使用基于自旋转移的磁化反转的记录方法已被积极地研究(例如，参考美国专利文件第5,695,864号)。
采用自旋转移磁化反转的存储装置通过与MRAM相同的MTJ结构来配置。自旋转移磁化反转利用了当穿过磁化方向被固定的磁性层的自旋极化电子进入自由层时力矩被施加至磁性层的事实。具体地，当阈值电流或者更大的电流流动时，自由层的磁化方向被反转。
当电流的极性被改变时，数据“0”和“1”被重写入。
在约0.1μm量级的存储装置中，实现磁化反转的电流的绝对值是几mA或者更小，并且该绝对值与存储装置的体积成比例地减小。在这点上，采用自旋转移磁化反转的存储装置在按比例缩小方面是有利的。
而且，由于采用自旋转移磁化反转的存储装置不必包括对于MRAM是必须的用于记录的字线，所以存在存储单元的配置可以被简化这样的优点。
通过利用类似于MRAM的隧道磁阻效应来读取数据。
在本说明书中，利用自旋转移的MRAM将被称为自旋转移随机存取存储器(SpRAM)。另外，引起自旋转移的自旋极化电流将被称作自旋注入电流。
作为能够实现低功耗和大存储容量并同时保持MRAM的能够高速地且基本没有次数限制地重写数据的优点的非易失性存储器，极大的期望被寄于SpRAM上。
发明内容
在提出的SpRAM中，通过改变自旋注入电流的极性来重写入数据“0”和“1”。
但是，由于自旋转移磁化反转的内在不稳定性，所以磁化反转的结果可以不必然仅仅由自旋注入电流的极性决定。
在SpRAM中，除了对应于数据“0”和“1”的磁化状态之外，存在准稳定状态，这仅当自旋注入电流流动时才被实现。不稳定的磁化反转结果源于当前被俘获于准稳定状态中的磁化状态在电流停止流动之后变得不确定的现象。
因而期望提供一种可以由自旋注入电流来驱动的阻抗可变型存储装置，由此在注入电流的宽范围上实现稳定的磁化反转。
根据本发明的一个实施例，一种阻抗可变型存储装置包括：通过利用基于注入电流的自旋转移效应来写入数据的阻抗可变型存储单元；和产生多个写入脉冲和用于规定写入脉冲之间的电平的偏置脉冲的合成脉冲并且在写入时提供合成脉冲至存储单元的驱动电路。
根据该配置，导致对应于电流密度的阻抗改变的磁化反转通过由脉冲施加所产生的脉冲电流而实现。此后，在等待时间中，正或者负极性的偏置脉冲被施加至存储单元。因为这个原因，与该反转相同方向的电流保持在非零状态中，或者磁化被反转电流所固定。因而，反转后磁化的旋转被限制在反转的取向附近，因而防止磁化被旋转至不期望的准稳定状态。
在本发明的实施例中，偏置脉冲的极性可以是正或者负。
当短脉冲针对预定持续时间和等待时间被重复时，脉冲频率将变得极高。在这样的情形中，可以通过施加相反方向的偏置脉冲来减小脉冲频率，由此减轻加于驱动电路上的电路负担。
根据本发明的另一实施例，阻抗可变型存储装置包括：利用基于注入电流的自旋转移效应来写入数据的阻抗可变型存储单元；和产生多个写入脉冲和偏置脉冲的合成脉冲并且在写入时提供合成脉冲至存储单元的驱动电路，偏置脉冲具有与写入脉冲相反的极性并且用于规定写入脉冲之间的电平。
根据该配置，偏置脉冲具有与写入脉冲相反的极性。因此，固定磁化的力可以被施加，而和与写入电流相反的电流是否流动无关。因而，写入脉冲的脉冲持续时间可以被增加，并且因而驱动频率可以被减小。
根据本发明的实施例，可以提供可以被自旋注入电流所驱动的阻抗可变型存储装置，因而实现在注入电流的宽范围上的稳定磁化反转。
附图说明
图1是根据比较例的SpRAM存储单元的示意性截面图；
图2是示出可以与本发明的实施例一起使用的用于测量SpRAM的特性的设备的示意图；
图3是示出实施例中用于测量的自旋注入电流和偏置电流的脉冲施加时间的时序图；
图4是根据比较例的SpRAM的具有10[ns]脉冲持续时间的存储单元的状态图；
图5A和5B是示出分别当磁化反转正常地实现时和当磁化反转没有正常地实现时的磁化转变过程的示意图；
图6是示出在根据本发明第一实施例的SpRAM中注入电流的施加时间的时序图；
图7是当等待时间从零增加时根据第一实施例的存储单元的状态图；
图8是当等待时间改变为大于图7的情形时的存储单元的状态图；
图9是当等待时间改变为大于图8的情形时的存储单元的状态图；
图10是当等待时间改变为大于图9的情形时的存储单元的状态图；
图11是当等待时间改变为大于图10的情形时的存储单元的状态图；
图12是示出根据第一实施例的当磁化反转正常实现时的磁化转变过程的示意图；
图13是当电流脉冲序列的持续时间和等待时间之和被设置为10[ns]时的根据第一实施例的存储单元的状态图；
图14是示出根据本发明第二实施例的SpRAM的注入电流的施加时间的时序图；
图15是示出根据第二实施例的当磁化反转被正常实现时的磁化转变过程的示意图；
图16是当电流脉冲序列的持续时间和等待时间之和被设置为10[ns]时的根据第二实施例的存储单元的状态图；
图17是示出偏置电流的存在和不存在之间差别的存储单元的状态图；以及
图18是示出根据第一或第二实施例的用于图示出驱动电路的存储装置的整体配置的示意图。
具体实施方式
以下，将参考附图通过SpRAM来描述本发明的实施例。
首先，将描述第一和第二详细实施例共同的截面装置结构和现象。<实施例的共同截面装置结构>
图1是使用自旋注入电流来实现数据“0”和“1”的反转的SpRAM的存储单元MC的示意性截面图，其中本发明的理念未被应用。
图1中示出的存储单元MC具有隧道磁阻效应元件1和选择元件在被用作上层接线的位线32和源极线(未示出)之间串连的配置。
选择元件配置成电选择用于读取或者写入的存储单元，并且可以由二极管、MOS晶体管等来配置。在图1示出的实例中，MOS晶体管(选择晶体管41)被用作选择元件。
选择晶体管41的扩散层42和43被形成于S i衬底40上，以便被设置在其间的沟道形成区间隔开。扩散层42和43被注入杂质以便具有与沟道形成区的导电类型相反的导电类型，并且被保持在低阻抗状态中。其中，扩散层42被连接到处于未示出的位置处的源极线。
扩散层43通过连接栓31被连接至隧道磁阻效应元件1的一端(下端)。
隧道磁阻效应元件1的另一端(上端)被连接至位线32。选择晶体管41的栅极具有未被示出的薄栅极绝缘膜和栅极导电层的叠层结构。栅极导电层起到选择信号线30的作用并且还被连接至另一选择信号线30。
隧道磁阻效应元件1包括磁化相对容易地被旋转的存储层16，以及磁化被固定层12和14。
例如，存储层16和磁化被固定层12和14可以由镍(Ni)、铁(Fe)、钴(Co)或者包括其合金作为主要成份的铁磁性材料制成。
在一些情形中，存储层16通过多个磁性层来配置，其经常被集体称作自由层3。在图1示出的实例中，自由层3配置成包括隧道势垒层15、存储层16和非磁性层17，从下面按此顺序配置。
磁化被固定层12和磁化被固定层14经由非磁性层13通过反铁磁性耦合结合，并且磁化被固定层12形成为接触反铁磁性层11。磁化被固定层12和14具有由层之间的交换相互作用所引起的强的单向磁各向异性，并且经常被集体称作被固定层2。在图1所示出的实例中，被固定层2配置成包括基底层10、反铁磁性层11、磁化被固定层12、非磁性层13和磁化被固定层14，从下面按此顺序配置。
例如，非磁性层13和非磁性层17可以由钽(Ta)、铜(Cu)、钌(Ru)等制成。在静止状态下，磁化被固定层12的磁化51和磁化被固定层14的磁化(以下被称作参考层磁化)52由于经由非磁性层13的强反铁磁性耦合，几乎完全处于反平行状态中。
通常，磁化被固定层12和磁化被固定层14具有相同的饱和磁化膜厚积。因而，磁极磁场的泄漏分量非常小，可以被忽略。
例如，反铁磁性层可以由如下材料制成：包括铁(Fe)、镍(Ni)、铂(Pt)、铱(Ir)、铑(Rh)等的锰合金，钴(Co)或镍的氧化物，等等。
隧道势垒层15被设置于存储层16和磁化被固定层14之间。隧道势垒层15由铝(Al)、镁(Mg)、硅(Si)等的氧化物层或者氮化物的绝缘材料制成。隧道势垒层15起到打破存储层16与磁化被固定层14之间的磁性耦合并且允许隧道电流流动的作用。
磁性层和导电层主要通过溅射法形成。隧道势垒层15可以通过氧化或者氮化通过溅射法所形成的金属膜而获得。
非磁性层17是顶层涂覆膜，起到防止在隧道磁阻效应元件和连接该隧道磁阻效应元件的接线之间的相互扩散、降低接触阻抗以及防止存储层16氧化的作用。顶层涂覆膜通常由铜(Cu)、钽(Ta)、氮化钛等制成。
基底层10具有改善叠置于其上的层的结晶度的功能。例如，铬(Cr)、钽(Ta)等可以被用于基底层10。
存储单元的状态可以根据存储层16的磁化53(以下被称为存储层磁化)和磁化被固定层14的磁化52(参考层磁化)是在平行状态还是在反平行状态来确定。
为了读取或者重写存储单元的状态，需要提供自旋注入电流70。
自旋注入电流70通过扩散层43、隧道磁阻效应元件1和位线32。
图2示出了用于测量SpRAM的特性的设备的实例。
隧道磁阻效应元件1的自由层磁化53可以通过偏置电流磁场72以及自旋注入电流70来改变，使得数据“0”和“1”被反转。
存储单元的状态图将被称为相图，其中垂直轴代表自旋注入电流70的脉冲峰值，以及水平轴代表偏置电流磁场72的脉冲峰值。
图2中示出的设备使用赫尔姆霍茨线圈74来产生偏置电流磁场72。赫尔姆霍茨线圈74中流动的偏置电流71从外部电源73独立地提供。自旋注入电流70通过连接至存储单元的位线32从分离的驱动电路流入或者流出。
使用在图2中所示出的设备，可以任意地设置自旋电流70和偏置电流磁场72的强度和相位，并且可以测量生成相图所必须的值。
图3是示出自旋注入电流70和偏置电流71的脉冲施加时间的时序图。
在图3中，t₀表示存储单元的初始状态。自旋注入电流70和偏置电流71被假定为矩形脉冲，以便简化描述。
自旋注入电流70和偏置电流71的上升时间分别由“t₁”和“t₂”表示。自旋注入电流70和偏置电流71的下降时间分别由“t₃”和“t₄”表示。
在时刻t₅，由存储层磁化53和参考层磁化52之间的角度所确定的阻抗状态被读取，由此确定存储单元的最终状态。
图4是脉冲持续时间为10[ns]的未应用本发明理念的SpRAM的存储单元的状态图。该存储单元状态图示出了自旋注入电流值和单元状态之间的相关性，其中垂直轴代表自旋注入电流70的脉冲峰值，并且水平轴代表存储单元的地址。
提供自旋注入电流之前的存储单元的初始状态可以由偏置电流磁场72的极性来控制，例如，使得存储层磁化53和参考层磁化52处于反平行状态。<实施例的共同现象的描述>
根据Suzuki和Yagami，“Theory and Application of Spin InjectionMagnetization Reversal”，the 134th Journal of Magnetics Society ofJapan，2004，53页和J.C.Slonczewski，“Current-Driven Excitation ofMagnetic Multilayers”，Journal of Magnetism and Magnetic Materials，1996，L1页，施加自旋注入电流70时作用于自由层磁化53上的力矩和从自旋极化电子所传递的力矩(自旋转移力矩)的大小通常由下面的方程1给出。
方程1

在该方程中，M_s是存储层16的饱和磁化；H_eff是对存储层磁化53起作用的有效磁场；g是自旋注入效率；是普朗克常数；e是电子电荷；J_Z是自旋注入电流密度；t_F是存储层16的膜厚；是存储层磁化53的单位磁化矢量；并且是参考层磁化52的单位磁化矢量。
自旋注入电流密度等于把施加于存储层16的自旋注入电流70除以隧道磁阻效应元件1的截面面积S_A所获得的值。
例如，当磁阻效应元件1的截面面积S_A是1.2×10^-10cm²并且电流密度是J_Z是10MA/cm²时，自旋注入电流I_z会是约1.2mA。
方程1右侧的第一项代表来自有效磁场的力矩并且对应于存储层磁化53的势能。
方程1右侧的第二项代表自旋转移力矩并且对应于传导电子的动能。
存储层磁化53仅通过来自有效磁场的力矩而没有自旋转移磁化旋转的从初始状态驰豫至完成状态的驰豫时间可以由下面的方程2所表示。
方程2
τ1=1|γ|α(Hk+2πMs)&CenterDot;&CenterDot;&CenterDot;(2)]]>
在该方程中，α代表存储层16的阻尼常数，H_k代表存储层16的各向异性磁场，以及γ代表电子的旋磁常数。
例如，当存储层16的各向异性磁场H_k是25Oe、饱和磁化M_s是400emu/cc并且阻尼常数α是0.007时，驰豫时间τ₁会是约3.2ns。
当自旋注入电流70被允许流动时，自旋转移力矩对抗静磁能或者各向异性能量，以旋转存储层磁化53。存储层磁化53的旋转角速度的大小可以由下面的方程3所表示。
方程3

例如，当存储层16的饱和磁化M_s是400emu/cc、膜厚t_F是2nm、注入效率g是0.68并且电流密度J_Z是10MA/cm²时，角旋转频率ω_spin/2π会是约1.6GHz。
在图4示出的存储单元状态图中的白色区域代表图3的时刻t₅时的转换完成状态。
更具体地，图4中的白色区域代表完成状态处于反平行状态中(“0”状态)并且不从初始状态被改变。图4中的黑色区域代表完成状态处于平行状态中(“1”状态)并且从初始状态被改变。
使存储单元状态在“0”和“1”之间改变所需的自旋注入电流的最小电流值称为阈值电流75。
根据J.Z.Sun，“Spin-current interaction with a monodomainMagnetic body”，A model study，Phys.Rev.B 62，2000，第570页，当假定脉冲宽度无限长时，阈值电流可以由下面的方程4表示。
方程4

由于实际脉冲宽度是有限的，所以阈值电流75大于由方程4给出的值。
在该方程中，H_x代表偏置电流磁场72。例如，假定存储层16的各向异性磁场H_k设置为25Oe，饱和磁化M_s设置为400emu/cc，膜厚t_F设置为2nm，并且偏置电流磁场H_x设置为0Oe。而且，假定注入效率g被设置为0.68，磁阻效应元件1的截面面积S_A被设置为1.2×10^-10cm²，并且阻尼常数α被设置为0.007。在该情形中，阈值电流I_th0会是约0.074mA。
在包括SpRAM的MRAM中，期望存在“0”和“1”是明确的两个稳定磁化状态；但是，不希望存在其中“0”和“1”是不明确的任何不稳定区域。
当自旋转移力矩不存在时，例如，在其中未应用本发明理念的MRAM中，稳定的磁化状态对应于存储层磁化53的势能的谷值。因而，稳定的磁化状态被限制为其中自由层磁化53和参考层磁化52处于反平行状态的状态和其中它们处于平行状态的状态中的任意一种。
当通过外部电流磁场等的施加引起初始状态转变至不稳定的能量级时，可以使得完成状态与初始状态相反。
但是，在SpRAM的情形中，除对应于数据“0”和“1”的磁化状态之外，存在仅当自旋注入电流流动时才实现的准稳定状态。因而，在稀有的情形中，当前被俘获于准稳定状态中的磁化状态当电流停止流动时可能变得不确定。
SpRAM的准稳定状态对应于传导电子的动能的谷值，并且在与磁化的势能的谷值相反的方向上取向。在图4中，完成状态变得与初始状态相同的白色区域出现于写入脉冲的电流值I_Z大至某个程度的中间区域，并且该区域将被称作不稳定区域76。不稳定区域76的存在代表磁化在转变过程中被俘获于准稳定状态中。
图5A是示出当磁化反转正常实现时磁化转变过程的示意图。
假定在初始状态中，存储层磁化53在正x轴方向上取向，并且参考层磁化52在负x轴方向上取向。当等于或者大于由方程4给出的阈值电流的注入电流70流动时，磁化当在x轴周围进行岁差运动时将在负x轴方向上被反转。稳定状态包括反平行状态(“0”状态)和平行状态(“1”状态)。但是，在该情形中，当等于或者大于阈值电流75的电流流动时，上述状态之一可以被转换至其它状态。
图5B是示出当磁化反转没有正常实现时磁化转变过程的示意图。
假定在初始状态中，存储层磁化53在正x轴方向上取向，并且参考层磁化52在负x轴方向上取向。当等于或者大于由方程4给出的阈值电流的注入电流70流动时，磁化将在x轴周围进行岁差运动，它将后续地被改变为在z轴周围的岁差运动。这是因为z轴周围的岁差运动实现为准稳定状态。在传导电子的动能超过磁化的势能的稀有情形中出现这种现象。
准稳定状态可以仅存在于传导电子获得动能的状态中，即注入电流70流动时的时段内。因而，当电流停止流动时，准稳定状态将导致或者“0”或者“1”状态。
图5B示出了在转换的过程中磁化被俘获于准稳定状态中的情形，因而，电流停止之后的完成状态返回至其初始磁化状态。
磁化状态变得不确定的前述现象将恶化SpRAM中数据写入的可靠性。
一些写入错误可以由纠错电路纠正，但是，在该情形中，附加的电路可能导致芯片尺寸和功耗的增加。
除非这种不稳定现象被消除，否则将难于把SpRAM用作主储存存储器。结果，SpRAM作为用于实现数据记录设备高性能化的非易失性存储器的价值将非常低。
以下，将描述本发明的详细的实施例。
<第一实施例>
SpRAM的转换完成状态转变为与所期望状态不同的状态的原因是：因施加注入电流70而临时出现的准稳定状态阻碍了转变沿其期望的路径进行。
只要自旋转移磁化旋转的原理被采用，就难于完全防止准稳定状态的临时出现。
但是，如果可以识别准稳定状态存在的方向(在图5B的情形中的z轴方向)，就可能控制转换时间以使得存储层磁化53不在该方向上取向。
图6是示出根据本发明第一实施例的SpRAM中注入电流70的施加时间的时序图。
图6中示出的波形被设计成使用多个电流脉冲序列和相同极性的偏置脉冲的合成波形来进行转换。在电流脉冲序列的持续时间t₆期间，由于自旋转移力矩大于来自有效磁场的力矩，所以存储层磁化53的每单位时间的旋转角度可以通常由方程3表示。
电流脉冲序列的持续时间t₆被确定以便满足下面的方程5。
这就是说，磁化旋转角不超过临界角度的条件由下面的方程给出。
方程5
ω_spint₆＜θ_critical
方程5意味每一个脉冲的旋转角度限制为等于或小于临界角度θ_critical。
作为对磁化特性详尽调查的结果，发现第一实施例中，临界角度θ_critical等于90度。通过重复与电流密度相对应的小量磁化旋转，使得存储层磁化53不在准稳定状态的方向上被取向，磁化状态可以被转换至任何稳定状态。
重复的小磁化旋转可以通过仅使用与偏置脉冲的合成波形来实现。但是，为了实现对应于电流密度的磁化旋转，脉冲序列的持续时间t₆理想地满足方程5的关系。但是，允许每一个脉冲的旋转角度与临界角度相同。
例如，假定存储层16的饱和磁化M_s被设置为400emu/cc，膜厚t_F被设置为2nm，注入效率g被设置为0.68，并且电流密度J_Z被设置为10MA/cm²。在该情形中，由于角旋转频率ω_spin/2π会是约1.6GHz，所以应当符合t₆＜160ps的关系以便满足方程5的关系。
由于磁化旋转频率随电流密度的减小而减小，所以电流脉冲序列的持续时间t₆可以被进一步增加。
例如，如果电流密度J_Z被设置为10MA/cm²，则可以实现满足t₆＜1.60ns的关系的脉冲序列持续时间。如此，可以减轻加于脉冲产生电路(驱动电路，后面称为PWM电路)上的电路负担。
电流脉冲序列的持续时间t₆可以通过根据电流密度进行脉冲宽度调制而被控制。因而，可以使用用来检测与电流密度成比例的电压以控制调制程度的脉冲宽度调制电路。
由方程3所表示的磁化的旋转角速度具有与存储层16的饱和磁化成反比的特性。因而，当归因于自发热或者环境温度的饱和磁化的改变不可以被忽略时，优选考虑温度的影响而控制脉冲宽度调制电路。
一个电流脉冲和下一电流脉冲之间的等待时间t₇是存储层磁化53返回稳定状态存在的平面附近所必须的时间。通过合适地保持等待时间，可以防止存储层磁化53在准稳定状态的方向上被取向。
在等待时间t₇期间，由于来自有效磁场的力矩与自旋转移力矩相比不可以被忽略，所以存储层磁化53的驰豫时间由方程2给出。
作为对磁化特性详尽调查的结果，一个电流脉冲和下一电流脉冲之间的等待时间t₇理想地满足方程6的关系。
方程6
0.1τ₁≤t₇≤1.5τ₁
例如，假定存储层16的各向异性磁场H_k设置为25Oe，饱和磁化M_s设置为400emu/cc，并且阻尼常数α设置为0.007。在该情形中，由于驰豫时间τ₁会是约3.2ns，所以应符合0.32ns＜t₇＜4.8ns的关系以满足方程6的关系。当把等待时间t₇处理为固定值不合适时，优选使用脉冲宽度调制电路。
由方程2表示的驰豫时间具有与存储层16的饱和磁化成反比的特性。因而，当归因于自发热或者环境温度的饱和磁化的改变不可以被忽略时，优选考虑温度的影响而控制脉冲宽度调制电路。
图7至11示出了当等待时间t₇通过逐渐增加相对于存储层磁化的驰豫时间τ₁的比例因子而根据零(0.0τ₁)、0.1τ₁、0.15τ₁、…、和3.0τ₁增加时的存储单元状态图。
图4中示出的前述存储单元状态图示出了当偏置电流磁场72(外部磁场H_x)被设置为零(H_x＝0Oe)时存储单元状态的分布。相反，图7至11示出了其中水平轴代表外部磁场H_x(偏置电流磁场72的脉冲峰值)的相图。
外部磁场H_x是施加于存储单元的一种扰乱因素。当外部磁场H_x大至某种程度时，写入脉冲的电流值I_Z被施加，由此增加了其中存储单元的磁化状态不能够被反转的白色区域出现的可能性。
因而，白色区域的总面积越小，存储层磁化53变得越难于在准稳定状态的方向上被取向，并且存储单元对抗外部扰乱的能力越强。
从图7发现：如果存在等待时间t₇，即如果等待时间等于或大于0.1τ₁，则存储层磁化53变得难于在准稳定状态的方向上被取向。
而且发现，尽管当等待时间t₇保持在0.2τ₁至1.5τ₁的范围中时白色区域的总面积没有显示出大的增加，但是当等待时间变为2.0τ₁时白色区域的总面积显示出大的增加。
从上述发现可以得出结论：由方程6给出的等待时间t₇具有合适的范围。
另一方面，在等待状态期间施加偏置脉冲，以便存储层磁化53继续与弱自旋转移力矩相对应的岁差运动。
通过确保存储层磁化53受到自旋转移力矩，可以保持高时间相干性并且实现平滑的磁化旋转。
由偏置脉冲所产生的电流值I_z0必须小于电流脉冲序列的峰值，并且在某种数值范围中，使得来自有效磁场的力矩与自旋转移力矩相比不可以忽略。对于由方程4所表示的阈值电流，电流值I_z0优选满足方程7所给出的关系。
方程7
I_z0＜10I_th0
例如，假定存储层16的各向异性磁场H_k设置为25Oe，饱和磁化M_s设置为400emu/cc，膜厚t_F设置为2nm，偏置电流磁场H_x设置为0Oe，注入效率g设置为0.68，磁阻效应元件1的截面面积S_A设置为1.2×10^-10cm²，以及阻尼常数α设置为0.007。在该情形中，由于阈值电流I_th0会是约0.074mA，所以应当符合I_z0＜I_z和I_z0＜0.74mA的关系以便满足方程7的关系。
由方程4所表示的阈值电流具有其与存储层16的饱和磁化的平方成比例的特性。因而，当归因于自发热或者环境温度的饱和磁化的改变不可以被忽略时，优选考虑温度的影响而控制偏置脉冲的电流值I_z0。
由于方程5、6和7对于存储层16的饱和磁化大小间接地敏感，所以期望使用SpRAM的存储电路把用于探测饱和磁化大小的参考电路并于其中。
图12是示出根据第一实施例的在磁化反转正常实现的情况下磁化反转时磁化的转变过程的示意图。
假定在初始状态中，存储层磁化53在正x轴方向被取向，并且参考层磁化52在负x轴方向被取向。通过以等待时间的合适间隔施加电流脉冲序列，存储层磁化53可以完成其转变而不在准稳定状态的方向上被取向。
图13是根据第一实施例的当电流脉冲序列的持续时间和等待时间之和被设置为10[ns]时的存储单元状态图。
在该存储单元状态图中，垂直轴代表电流脉冲序列的峰值，并且水平轴代表存储单元的地址。电流脉冲的持续时间根据方程3和5而被调制。
在图13中，当电流峰值是1[mA]时，脉冲持续时间被设置为100[ps]或者更小，脉冲等待时间被设置为1.5[ns]，并且偏置脉冲的峰值被设置为0.05[mA]。
通过使用多个电流脉冲序列和相同极性的偏置脉冲的合成波形进行转换，可以完全消除反转结果变得不确定这样一种状态的出现，该状态在图4中被观察到。
<第二实施例>
根据第一实施例，可以防止SpRAM的转换完成状态转变至与所期望状态不同的状态。
基本上，该方法的目标是重复对应于电流密度的小量磁化旋转。但是，当电流密度高时，需要把脉冲宽度减小为非常短。由于当脉冲宽度过短时SpRAM的外围电路的设计和制造负担增加，所以对脉冲宽度的限制优选尽可能地松。
为了实现此目标，设计了一种方法，其中偏置脉冲的极性被反转成与电流脉冲序列的极性相反。
图14是示出根据本发明第二实施例的SpRAM中注入电流70的施加时间的时序图。
图14中所示出的波形被设计为使用多个电流脉冲序列和相反极性的偏置脉冲的合成波形来进行转换。
在电流脉冲序列的持续时间t₆期间，由于自旋转移力矩大于来自有效磁场的力矩，所以，存储层磁化53的每单位时间的旋转角度可以通常由方程3表示。
电流脉冲序列的持续时间t₆被确定以便满足下面的方程8。
这就是说，磁化旋转角不超过临界角的条件由下面的方程给出。方程8
ω_spint₆＜θ_critical
方程8意味每一个脉冲的旋转角度限制为等于或者小于临界角θ_critical。
作为对磁化特性详尽调查的结果，发现在第二实施例中，临界角θ_critical等于90度。通过重复对应于电流密度的小量磁化旋转，使得存储层磁化53不在准稳定状态的方向上被取向，磁化状态可以被转换至任何稳定状态。
重复的小磁化旋转可以通过仅使用与偏置脉冲的合成波形而实现。但是，为了实现对应于电流密度的磁化旋转，脉冲序列的持续时间t₆理想地满足方程8的关系。但是，允许每一个脉冲的旋转角度与临界角度相同。
例如，假定存储层16的饱和磁化M_s设置为400emu/cc，膜厚t_F设置为2nm，注入效率g设置为0.68，并且电流密度J_Z设置为10MA/cm²。在该情形中，由于角度旋转频率ω_spin/2π会是约1.6GHz，所以应当符合t₆＜320ps的关系以便满足方程8的关系。
根据该实施例，与第一实施例相比，可以放松对于电流脉冲宽度的限制。
由于磁化旋转频率随电流密度的减小而减小，所以电流脉冲序列的持续时间t₆可以被进一步增加。
例如，如果电流密度J_Z被设置为1MA/cm²，则满足关系t₆＜3.20ns的脉冲序列的持续时间可以被实现。通过这样做，可以减轻加于脉冲产生电路(驱动电路；参考后面描述的PWM电路)上的电路负担。
电流脉冲序列的持续时间t₆可以通过根据电流密度进行脉冲宽度调制而被控制。因而，探测与电流密度成比例的电压以便控制调制程度的脉冲宽度调制电路可以被使用。
由方程3表示的磁化的旋转角速度具有其与存储层16的饱和磁化成反比的特性。因而，当归因于自发热或者环境温度的饱和磁化的改变不可以被忽略时，优选考虑温度的影响而控制脉冲宽度调制电路。
一个电流脉冲和下一电流脉冲之间的等待时间t₇是存储层磁化53返回稳定状态存在的平面附近所必须的时间。通过合适地保持等待时间，可以防止存储层磁化53在准稳定状态的方向上被取向。
在等待时间t₇期间，由于来自有效磁场的力矩与自旋转移力矩相比不可以被忽略，所以存储层磁化53的驰豫时间由方程2给出。
作为对于磁化特性详尽调查的结果，一个电流脉冲和下一电流脉冲之间的等待时间t₇理想地满足方程9的关系。
方程9
0.05τ₁＜t₇＜0.75τ₁
例如，假定存储层16的各向异性磁场H_k设置为25Oe，饱和磁化M_s设置为400emu/cc，并且阻尼常数α设置为0.007。在该情形中，由于驰豫时间τ₁会是约3.2ns，所以应当符合0.16ns＜t₇＜2.4ns的关系以便满足方程9的关系。当把等待时间t₇处理为固定值不合适时，优选使用脉冲宽度调制电路。
由方程2所表示的驰豫时间具有与存储层16的饱和磁化成反比的特性。因而，当归因于自发热或者环境温度的饱和磁化的改变不可以被忽略时，优选考虑温度的影响而控制脉冲宽度调制电路。
在等待状态期间偏置脉冲被施加，以便存储层磁化53继续与弱自旋转移力矩相对应的岁差运动。
通过确保存储层磁化53经受自旋转移力矩，可以保持高的时间相干性并且实现平滑的磁化旋转。
由偏置脉冲产生的电流值I_z0必须小于电流脉冲序列的峰值，并且在某种数值范围中，使得来自有效磁场的力矩与自旋转移力矩相比不可以被忽略。对于由方程4所表示的阈值电流，电流值I_z0优选满足由方程10给出的关系。
方程10
-10I_th0＜I_z0
例如，假定存储层16的各向异性磁场H_k设置为25Oe，饱和磁化M_s设置为400emu/cc，膜厚t_F设置为2nm，偏置电流磁场H_x设置为0Oe，注入效率g设置为0.68，磁阻效应元件1的截面面积S_A设置为1.2×10^-10cm²，并且阻尼常数α设置为0.007。在该情形中，由于阈值电流I_th0会是约0.074mA，所以应当符合关系I_z0＜I_z和-0.74mA＜I_z0以便满足方程10的关系。
由方程4表示的阈值电流具有其与存储层16的饱和磁化的平方成比例的性质。因而，当归因于自发热或环境温度的饱和磁化的改变不可以忽略时，优选考虑温度的影响而控制偏置脉冲的电流值I_z0。
由于方程8、9和10对于存储层16的饱和磁化大小间接敏感，所以期望使用SpRAM的存储电路把用于探测饱和磁化大小的参考电路并入其中。
图15是示出根据第二实施例的在磁化反转正常实现的情况下磁化反转时磁化的转变过程的示意图。
假设在初始状态中，存储层磁化53在正x轴方向被取向，并且参考层磁化52在负x轴方向被取向。通过以合适的等待时间间隔施加电流脉冲序列，存储层磁化53可以完成其转变而不在准稳定状态的方向上被取向。
由于偏置脉冲具有相反的极性，所以其转变中的磁化通过偏离在正z轴方向上的准稳定状态的轨道。
图16是当电流脉冲序列的持续时间和等待时间之和被设置为10[ns]时的根据第二实施例的存储单元状态图。
在该存储单元状态图中，垂直轴代表电流脉冲序列的峰值，并且水平轴代表存储单元的地址。电流脉冲的持续时间根据方程3和5被调制。
在图16中，当电流峰值是1[mA]时，脉冲持续时间被设置为200[ps]或者更小，脉冲等待时间被设置为0.8[ns]，并且偏置脉冲的峰值被设置为-0.05[mA]。
通过使用多个电流脉冲序列和相反极性的偏置脉冲的合成波形来进行转换，可以完全消除在图4中所观察到的反转结果变得不确定这样一种状态的出现。
由于偏置脉冲具有相反的极性，所以不可能避免阈值电流的整体增加。
在第一和第二实施例中，如同由方程7和10所表示的，偏置脉冲的峰值必须满足“基于偏置脉冲的电流分量的绝对值大于零并且小于能够反转存储单元磁化的最小阈值电流的10倍”的关系。
图17中，不存在偏置电流(0.0×I_th)时和小的偏置电流(0.9×I_th)存在时的相图被示出用于对比。这里，0.9×I_th仅是存在小偏置电流情形的实例。
从图17中可以发现，当偏置电流大于零时，白色区域的总面积减小，从而可以有效地防止存储层磁化53在准稳定状态的方向上被取向。
图18示出了可以与第一和第二实施例一起使用的驱动电路的实例。
图18中示出的阻抗可变型存储装置包括存储单元阵列2和其周边电路。
存储单元阵列2包括以矩阵设置的多个如图1中所示出的存储单元。在图18中，源极线SL为了简明起见未被示出。被包括在存储单元阵列2的行和列方向的单元的数量是任意的。存储单元阵列2的行通过字线WL被选择，并且当输出允许信号被提供至各列的驱动电路5时，或者通过用于选择性地连接各列的驱动电路至位线BL的开关，列被选择。
周边电路包括用于行选择的行解码器(R.DEC)3和用于列选择的列解码器(C.DEC)4。
地址信号ADR被输入至行解码器3和列解码器4，由此存储单元阵列2的被选择列由其数字位所指定，并且存储单元阵列2的被选择行由剩余的数字位所指定。
行解码器3把通过地址信号ADR所指定的行的字线WL设置成激活(在该实例中“H”)电平。
列解码器4根据解码结果连接驱动电路5至电源。或者，列解码器4可以接通未示出的开关，以便连接预定的位线BL至对应的驱动电路5。
驱动电路5配置成产生在图6或14中所示出的脉冲并控制其供给，并且包括PWM电路5A作为构成元件或功能。
如上所述，根据第一和第二实施例，可以消除自旋转移磁化反转的不稳定性而不显著改变SpRAM的结构，并且可以高可靠性地反转存储单元的数据“0”和“1”。因而，可以促进SpRAM的小型化并实现高可靠性、大存储容量和低功耗。
本申请包含涉及2008年12月3日向日本专利局提交的日本在先专利申请JP 2008-309024中所公开的主题内容，其整体内容通过引用而并入于此。
本领域的技术人员应当理解，根据设计要求和其它因素可以出现各种修改、组合、子组合和变更，只要它们在所附权利要求或其等同物的范围之内。