《便携式动态脑电监护仪及其控制方法.pdf》由会员分享，可在线阅读，更多相关《便携式动态脑电监护仪及其控制方法.pdf（29页珍藏版）》请在专利查询网上搜索。
1、10申请公布号CN101966080A43申请公布日20110209CN101966080ACN101966080A21申请号201010519130822申请日20101026A61B5/047620060171申请人东北大学地址110819辽宁省沈阳市和平区文化路3号巷11号72发明人王明全慈国辉代继成牟超王子敬朱万里金晶刘世昌74专利代理机构沈阳东大专利代理有限公司21109代理人梁焱54发明名称便携式动态脑电监护仪及其控制方法57摘要一种便携式动态脑电监护仪及其控制方法，属于医疗器械领域，该脑电仪由脑电信号采集单元、脑电信号分析存储单元、上位机组成，脑电信号采集单元的输入输出端连接脑电。
2、信号分析存储单元的第一输入输出端，脑电信号分析存储单元的第一数字信号输入输出端连接上位机的输入输出端；本发明便携式动态脑电监护仪，稳定性、可靠性高，能够实现对偶发、短暂、阵发或具有特征性的脑电活动的动态长期监测，且不影响患者的正常生活学习工作，由于可连续记录较长时间的脑电数据，因此对癫痫及脑血管疾病的诊断以及睡眠的研究和分析有重要的临床价值。51INTCL19中华人民共和国国家知识产权局12发明专利申请权利要求书3页说明书10页附图15页CN101966080A1/3页21一种便携式动态脑电监护仪，其特征在于该装置由脑电信号采集单元、脑电信号分析存储单元、上位机组成，脑电信号采集单元的输入输出。
3、端连接脑电信号分析存储单元的第一输入输出端，脑电信号分析存储单元的第一数字信号输入输出端连接上位机的输入输出端。2根据权利要求1所述的便携式动态脑电监护仪，其特征在于所述的脑电信号采集单元由模拟处理模块、模数转换电路、右腿驱动电路和脑电极组成，其中，脑电极由第一脑电极、第二脑电级，第N脑电极组成，脑电极的输出端通过导联线连接模拟处理模块的输入端，模拟处理模块的输出端连接模数转换电路的输入端，模数转换电路的输出端作为脑电信号采集单元的输出端，模数处理模块的初级放大电路输出端连接右腿驱动电路的输入端。3根据权利要求2所述的便携式动态脑电监护仪，其特征在于所述的模拟处理模块由射频抑制电路、初级放大电。
4、路、工频焰波电路、后级放大滤波电路组成，脑电极的输出端连接射频抑制电路的输入端，射频抑制电路的输出端连接初级放大电路的输入端，初级放大电路的输出端连接工频焰波电路的输入端，工频焰波电路的输出端连接后级放大滤波电路的输入端，后级放大滤波电路的输出端作为模拟处理模块的输出端。4根据权利要求1所述的便携式动态脑电监护仪，其特征在于所述的脑电信号分析存储单元包括数字信号处理器、可编程逻辑器件、键盘、存储器、液晶屏、实时时钟、USB接口，数字信号处理器的第一信号输入输出端作为脑电信号分析存储单元的第一输入输出端，数字信号处理器的第二输入输出端连接存储器的输入输出端，数字信号处理器的第三输入输出端连接液晶。
5、屏的输入输出端，数字信号处理器的第四输入输出端连接实时时钟的输入输出端，数字信号处理器的第五输入输出端连接USB的输入输出端，数字信号处理器的第六输入输出端作为脑电信号分析存储单元的第二数字信号输入输出端，数字信号处理器的输出端连接可编程逻辑器件的输入端，可编程逻辑器件的第一输出端连接键盘的输入端，可编程逻辑器件的第二输出端连接存储器的输入端，可编程逻辑器件的第三输出端连接液晶屏的输入端，可编程逻辑器件的第四输出端连接实时时钟的输入端，可编程逻辑器件的第五输出端连接USB的输入端，键盘的输出端连接数字信号处理器的输入端。5权利要求1所述的便携式动态脑电监护仪的控制方法，其特征在于该方法包括以下。
6、步骤步骤1采用低通滤波、高通滤波和均值滤波相结合的方法对采集到的信号进行数字滤波步骤2采用中值滤波的方法，对经步骤1处理的信号进行抑制基线漂移操作；步骤3采用独立分量算法，对经步骤2处理过的信号进行伪迹消除操作。6根据权利要求5所述的便携式动态脑电监护仪的控制方法，其特征在于步骤1所述的高通滤波包括以下步骤步骤1根据过渡带宽度和阻带衰减确定窗函数为凯泽窗；步骤2生成数字滤波器系数，采用MATLAB自动生成数字低通滤波器、高通滤波器的系数；步骤3通过卷积计算，实现滤波，公式如下权利要求书CN101966080A2/3页3,N为滤波器系数个数，为滤波器系数，为原始脑电数据，为滤波后的脑电数据。7根。
7、据权利要求5所述的便携式动态脑电监护仪的控制方法，其特征在于步骤1所述的均值滤波包括以下步骤步骤1确定均值滤波缓冲区的大小，本发明中缓冲区大小为4，即可存放4个脑电数据，分别用AI、AI1、AI2、AI3表示，其中IN；步骤2确定缓冲区中AI、AI1、AI2、AI3的平均值B；步骤3比较AI、AI1、AI2、AI3，确定最大值与最小值；步骤4若最大值与最小值之差大于2，用平均值B替代AI；若最大值与最小值之差小于2，用平均值B替代AI、AI1、AI2、AI3；步骤5将缓冲区的4个数依次向右移动一位，此时B已移除缓冲区，同时新的脑电数据AI4进入缓冲区，转到步骤2。8根据权利要求5所述的便携式动。
8、态脑电监护仪的控制方法，其特征在于步骤2所述的中值滤波方法包括以下步骤步骤1建立滤波缓冲区，本申请中滤波缓冲区大小为161；步骤2对缓冲区中的脑电数据按从小到大的顺序排列获得中值；步骤3基线校正，将缓冲区中的末端脑电数据与步骤2获得的中值相减，抵消漂移；步骤4更新缓冲区，将缓冲区中的脑电数据依次向右移动一位，末端数据移出缓冲区，同时新的脑电数据移入缓冲区，转到步骤2。9根据权利要求5所述的便携式动态脑电监护仪的控制方法，其特征在于步骤3所述的独立分量算法，包括以下步骤步骤1对经过数字滤波以及基线漂移抑制后的脑电数据X进行中心化，使其均值为0；步骤2对步骤1处理后的脑电数据进行白化处理得到测量数。
9、据；步骤3选择要估计的独立分量的个数，令已经分离的独立分量的个数P是1；步骤4选择具有单位范数的初始化向量；步骤5更新，公式为，1IP，IN式中，E是求期望运算，GXTANHXEXEX/E2EX，GX是GX的导数；步骤6对进行正交化处理，1JP1，JN；权利要求书CN101966080A3/3页4步骤7标准化，公式为步骤8如果尚未收敛即，则返回步骤5，若收敛即，则转到步骤9；步骤9计算相应的独立分量，如果，则返回步骤4，置；反之说明已经得到全部独立分量。权利要求书CN101966080A1/10页5便携式动态脑电监护仪及其控制方法技术领域0001本发明属于医疗器械领域，特别涉及一种便携式动态脑。
10、电监护仪及其控制方法。背景技术0002通过采集人类脑部的生理信号来获取人的意图一直都是人类的梦想，特别是从1929年HANSBERGER第一次记录了脑电图以来，人们就推测它或许可以用于通信和控制，使大脑不需要通常的媒介外周神经和肢体的帮助而直接对外界作用。另外，在残疾人康复领域、疾病诊断方面，脑电研究更加具有了实际的意义。0003自20世纪80年代以来，人类对大脑疾病的诊断方法产生了划时代的进展。CT、MRI等数字显影设备的问世，大大简化了诊断的过程，提高了诊断的精确性，并且能够显示出大脑结构形态改变的清晰影像，以供临床判断。但是它只能对大脑的器质性疾病显影，对大脑的功能性疾病不显影，这也是它。
11、的缺陷。0004目前脑电波监护仪主要有以下几种一种是机电式脑电仪也称为热笔描记式脑电仪，是根据机电原理，通过机械的方式，根据电压的变化将记录到的脑电波记录在纸上。一种是数字化脑电仪，是集脑电放大、数模转换、数据保存为一体的微型脑电信号记录器，并与计算机软件技术相结合的一种最新技术产品。此外，还有脑地形图仪、用于记录诱发脑电的脑诱发电位仪、带有视频监视和记录功能的视频脑电图仪等。0005前一种脑电仪稳定性可靠性低，只能进行静态短时间的监测，但是我们知道脑电波的异常活动并不一定连续出现，有些是瞬间变化的。因而对一些偶发、短暂、阵发的或具有特征性的脑电活动，在监测的短时间监测有可能监测不到。并且数据。
12、保存和查询非常困难。而后一种脑电仪一般将采集到的脑电信号经过A/D转换后，通过串口线或者无线串口或者USB接口传输给上位机，借助上位机进行辅助分析处理、显示和存储，虽然这种较之上一种保存和查询比较方便，但是这种也是只能到特定的医院去检查，并且必须实时传输给上位机，会影响到患者的正常生活学习，这样会大大增加检查的时间。总结现有的脑电信号采集系统，可以发现存在着以下几个缺点脑电信号采集系统体积大功耗大，不便于携带，使用不灵活，伪迹消除能力差，滤波性能不良，现有滤波器高频衰减太慢，对脑电波信号选择性不好，抗干扰能力差，随个体和环境的变化输出结果不稳定等方面还有较大差距。发明内容0006为弥补上述装置。
13、之不足，本发明提供一种便携式动态脑电监护仪及其控制方法，本发明的技术方案是这样实现的该脑电仪由脑电信号采集单元、脑电信号分析存储单元、上位机组成，脑电信号采集单元的输入输出端连接脑电信号分析存储单元的第一输入输出端，脑电信号分析存储单元的第一数字信号输入输出端连接上位机的输入输出端；脑电信号采集单元由模拟处理模块、模数转换电路、右腿驱动电路和脑电极组成，其中，脑电极由第一脑电极、第二脑电级，第N脑电极组成，脑电极通过导联线连接模拟处理模块的输入端，模拟处理模块的输出端连接模数转换电路的输入端，模数转换电路的说明书CN101966080A2/10页6输出端作为脑电信号采集单元的输出端，模拟处理模。
14、块的初级放大电路输出端连接右腿驱动电路的输入端；所述的模拟处理模块由射频抑制电路、初级放大电路、工频焰波电路、后级放大滤波电路组成，脑电极的输出端连接射频抑制电路的输入端，射频抑制电路的输出端连接初级放大电路的输入端，初级放大电路的输出端连接工频焰波电路的输入端，工频焰波电路的输出端连接后级放大滤波电路的输入端，后级放大滤波电路的输出端作为模拟处理模块的输出端；脑电信号分析存储单元包括数字信号处理器、可编程逻辑器件、键盘、存储器、液晶屏、实时时钟、USB，数字信号处理器的第一信号输入输出端作为脑电信号分析存储单元的第一输入输出端，数字信号处理器的第二输入输出端连接存储器的输入输出端，数字信号处。
15、理器的第三输入输出端连接液晶屏的输入输出端，数字信号处理器的第四输入输出端连接实时时钟的输入输出端，数字信号处理器的第五输入输出端连接USB的输入输出端，数字信号处理器的第六输入输出端作为脑电信号分析存储单元的第二数字信号输入输出端，数字信号处理器的输出端连接可编程逻辑器件的输入端，可编程逻辑器件的第一输出端连接键盘的输入端，可编程逻辑器件的第二输出端连接存储器的输入端，可编程逻辑器件的第三输出端连接液晶屏的输入端，可编程逻辑器件的第四输出端连接实时时钟的输入端，可编程逻辑器件的第五输出端连接USB的输入端，键盘的输出端连接数字信号处理器的输入端；本发明的便携式动态脑电监护仪控制方法，包括以下。
16、步骤步骤1采用低通滤波、高通滤波和均值滤波相结合的方法对采集到的信号进行数字滤波步骤2采用中值滤波的方法，对经步骤1处理的信号进行抑制基线漂移操作；步骤3采用独立分量算法，对经步骤2处理过的信号进行伪迹消除操作。0007步骤1所述的高通滤波包括以下步骤步骤1根据过渡带宽度和阻带衰减确定窗函数为凯泽窗；步骤2生成数字滤波器系数，采用MATLAB中的SIGNALPROCESSINGTOOLBOX62工具自动生成数字低通滤波器、高通滤波器的系数；步骤3通过卷积计算，实现滤波，公式如下,N为滤波器系数个数，为滤波器系数，为原始脑电数据，为滤波后的脑电数据；步骤1所述的均值滤波包括以下步骤步骤1确定均值。
17、滤波缓冲区的大小，本发明中缓冲区大小为4，即可存放4个脑电数据，分别用AI、AI1、AI2、AI3（其中IN）表示；步骤2求缓冲区中AI、AI1、AI2、AI3的平均值B；步骤3比较AI、AI1、AI2、AI3，找出最大值与最小值；步骤4若最大值与最小值之差大于2，用平均值B替代AI；若最大值与最小值之差小于2，用平均值B替代AI、AI1、AI2、AI3；说明书CN101966080A3/10页7步骤5将缓冲区的4个数依次向右移动一位，此时B已移除缓冲区，同时新的脑电数据AI4进入缓冲区，转到步骤2；步骤1所述的低通滤波的指标包括采样频率为1000HZ；低通滤波器截止频率为100HZ，阻带截止。
18、频率为150HZ；高通滤波器截止频率为15HZ；通带纹波为005，阻带纹波为001；滤波器的系数个数为45个；步骤2所述的中值滤波方法包括以下步骤步骤1建立滤波缓冲区，本申请中滤波缓冲区大小为161；步骤2对缓冲区中的脑电数据（该数据为数字滤波后的数据）按从小到大的顺序排列获得中值；步骤3基线校正，将缓冲区（排序前）中的末端脑电数据与步骤2获得的中值相减，抵消漂移；步骤4更新缓冲区，将缓冲区中的脑电数据依次向右移动一位，末端数据移出缓冲区，同时新的脑电数据移入缓冲区，转到步骤2；步骤3所述的独立分量算法，包括以下步骤步骤1对经过数字滤波以及基线漂移抑制后的脑电数据X进行中心化，使其均值为0；步。
19、骤2对步骤1处理后的脑电数据进行白化处理得到测量数据；步骤3选择要估计的独立分量的个数，令已经分离的独立分量的个数P是1；步骤4选择具有单位范数的初始化向量；步骤5更新，公式为（1IP，IN）式中，E是求期望运算，GXTANHXEXEX/E2EX，GX是GX的导数；步骤6对进行正交化处理。0008（1JP1，JN）步骤7标准化，公式为步骤8如果尚未收敛即，则返回步骤5，若收敛即，则转到步骤9；步骤9计算相应的独立分量，如果，则返回步骤4，置；反之说明已经得到全部独立分量。说明书CN101966080A4/10页80009本发明优点本发明一种便携式动态脑电监护仪，稳定性、可靠性高，能够实现对偶发。
20、、短暂、阵发或具有特征性的脑电活动的动态长期监测，且不影响患者的正常生活学习工作，由于可连续记录较长时间的脑电数据，因此对癫痫及脑血管疾病的诊断以及睡眠的研究和分析有重要的临床价值，本发明还采用了独立分量方法来消除伪迹，改变了目前方法无法彻底滤除心电噪声、肌电噪声的缺陷，同时，采用中值滤波方法抑制基线漂移，使输出波形更佳平稳。附图说明0010图1为本发明便携式动态脑电监护仪结构框图；图2为本发明便携式动态脑电监护仪模拟处理模块与右腿驱动电路原理图；图3为本发明便携式动态脑电监护仪模数转换电路原理图；图4为本发明便携式动态脑电监护仪模数转换电路时序控制示意图；图5为本发明便携式动态脑电监护仪模数。
21、转换电路时序控制流程图；图6为本发明便携式动态脑电监护仪模数转换电路与数字信号处理器示意图；图7（A）为本发明便携式动态脑电监护仪NANDFLASH存储器电路原理图；图7（B）为本发明便携式动态脑电监护仪SD存储器电路原理图；图8为本发明便携式动态脑电监护仪液晶屏电路原理图；图9为本发明便携式动态脑电监护仪实时时钟电路原理图；图10为本发明便携式动态脑电监护仪控制方法均值滤波流程图；图11为本发明便携式动态脑电监护仪控制方法低通滤波仿真频谱示意图；图12A为本发明便携式动态脑电监护仪控制方法原始的脑电波形信号示意图；图12B为本发明便携式动态脑电监护仪控制方法低通滤波后的脑电波形示意图；图13。
22、为本发明便携式动态脑电监护仪控制方法高通滤波仿真频谱示意图；图14为本发明便携式动态脑电监护仪控制方法高通滤波后的脑电波形示意图；图15为本发明便携式动态脑电监护仪控制方法中值滤波流程图；图16本发明便携式动态脑电监护仪控制方法中值滤波后的脑电波形示意图；图17为本发明便携式动态脑电监护仪控制方法独立分量算法流程图；图18A为本发明便携式动态脑电监护仪控制方法第一路原始信号示意图；图18B为本发明便携式动态脑电监护仪控制方法第二路原始信号示意图；图19为本发明便携式动态脑电监护仪控制方法经过独立算法分离后的心电波形示意图；图20为本发明便携式动态脑电监护仪控制方法经过独立算法分离后的脑电波形；。
23、图21为本发明便携式动态脑电监护仪经脑电监护仪最终确定的脑电波形示意图；其中，1信号采集单元，2脑电信号分析存储单元，3上位机，4模拟处理模块，5模数转换电路，6右腿驱动电路，7脑电极，21数字信号处理器，22可编程逻辑器件，23键盘，24存储器，25液晶屏，26实时时钟，27USB，41射频抑制电路，42初级放大电路，43工频焰波电路，44后级放大滤波电路。具体实施方式0011下面结合附图和实施例对本发明装置作进一步详细说明说明书CN101966080A5/10页9本发明装置如图1所示，由脑电信号采集单元1、脑电信号分析存储单元2、上位机3组成，信号采集单元1的输入输出端连接脑电信号分析存储。
24、单元2的第一输入输出端，脑电信号分析存储单元2的第二数字信号输入输出端连接上位机3的输入输出端；所述的脑电信号采集单元1由模拟处理模块4、模数转换电路5、右腿驱动电路6和脑电极7组成，其中，脑电极7由第一脑电极、第二脑电级，第N脑电极组成，脑电极7的输出端通过导联线连接模拟处理模块4的输入端，模拟处理模块4的输出端连接模数转换电路5的输入端，模数处理模块4的初级放大电路输出端连接右腿驱动电路6的输入端；如图2所示，所述的模拟处理模块4由射频抑制电路41、初级放大电路42、工频焰波电路43、后级放大滤波电路44组成，脑电极7的输出端连接射频抑制电路41的输入端，射频抑制电路41的输出端连接初级放。
25、大电路42的输入端，初级放大电路42的输出端连接工频焰波电路43的输入端，工频焰波电路43的输出端连接后级放大滤波电路44的输入端，后级放大滤波电路44的输出端作为模拟处理模块4的输出端；本发明使用一个差分低通滤波器在仪表放大器前提供射频衰减滤波，确保尽可能多地从输入端去除射频能量，保持每个输入端和地之间的交流电流信号平衡，以及在测量带宽内保持足够高的输入阻抗以避免降低对输入信号源的带载能力，其选用的电阻器起到把仪表放大器的输入电路与外部信号源隔离的作用；射频抑制电路41由电阻和电容组成，电阻由第一电阻R11和第二电阻R12组成，电容由第一电容C11、第二电容C12和第三电容C13组成，第一电。
26、阻R11的一端连接脑电极，第一电阻R11的另一端连接第一电容C11的一端、射频抑制电路41的第一输出端、第二电容C12的一端，第一电容C11的另一端连接初级放大电路AD623的引脚5，第二电阻R12的一端连接脑电极的参考电极，第二电阻R12的另一端连接第二电容C12的另一端、第三电容C13的一端、射频抑制电路41的第二输出端，第三电容R13的另一端连接初级放大电路AD623的引脚5；初级放大电路42由电阻、电容和运算放大器组成，电阻由第三电阻R13、第四电阻R14、第五电阻R16组成，运算放大器由第一运算放大器U12A和第二运算放大器U11组成，射频抑制电路41的第一输出端连接第二运算放大器U。
27、11的反相输入端2，射频抑制电路41的第二输出端连接第二运算放大器U11的正向输入端3，第二运算放大器的输出端6连接第五电阻R16的一端、初级放大电路42的第一输出端，第五电阻R16的另一端连接第一运算放大器U12A的反相输入端2、第四电容C14的一端，第四电容C14的另一端连接第一运算放大器U12A的输出端1、第二运算放大器U11的5端并接REF1，第一运算放大器U12A的4端接电源，第一运算放大器U12A的11端接地，第二运算放大器U11的1端连接第三电阻R13的一端，第二运算放大器U11的8端连接第四电阻R14的一端，第三电阻R13的另一端、第四电阻R14的另一端连接并接初级放大电路42。
28、第二输出端，第二运算放大器U11的7端接电源，第二运算放大器U11的4端接地；其中,第一运算放大器U12A的型号为AD8609AR，第二运算放大器U11的型号为AD623；虽然前置的初级放大电路对共模干扰具有较强的抑制作用，但有部分工频干扰是以差模信号方式进入电路的，且频率处于脑电信号的频带之内，加上电极和输入回路不稳定等因素，初级放大电路输出的脑电信号仍存在较强的工频干扰，所以必须专门滤除，通常说的50HZ工频干扰实际上频率并不仅仅是50HZ，50HZ的整数倍谐波频率的干扰也不能忽视，其说明书CN101966080A6/10页10幅值比50HZ的干扰小，并且在低通滤波时可以滤除其它谐波，因此。
29、这里只做50HZ的陷波，利用双T网络和运算放大器构成的有源双T带阻滤波电路，抑制生物信号测中的工频50HZ干扰；工频焰波电路43由电阻、电容、运算放大器组成，其中，电阻由第六电阻RX31、第七电阻RX32、第八电阻RX33、第九电阻RX34、第十电阻RX35、第十一电阻RX36和第十二电阻RX37组成，电容由第五电容CX31、第六电容CX32、第七电容CX33和第八电容CX34组成，运算放大器由第三运算放大器UX2A、第四运算放大器UX2B组成；初级放大电路42的第一输出端连接第六电阻RX31的一端，第六电阻RX31的另一端连接第七电阻RX32的一端、第七电容CX33的一端，第七电阻RX32的。
30、另一端、第八电阻RX33的一端相连并连接第五电容CX31的一端、第六电容CX32的一端，第五电容CX31的另一端、第六电容CX32的另一端相连并连接第九电阻RX34的一端、第十电阻RX35的一端、第四运算放大器UX2B的输出端7，第九电阻RX34的另一端、第十电阻RX35的另一端相连，并连接第七电容CX33的另一端、第八电容CX34的一端，第八电阻RX34的另一端连接第三运算放大器UX2A的正相输入端3、第八电阻RX33的另一端，第三运算放大器UX2A的反相输入端2连接第三运算放大器UX2A的输出端1、工频焰波电路43的输出端、第十一电阻RX36的一端，第三运算放大器UX2A的4端接电源，第三。
31、运算放大器UX2A的11端接地，第十一电阻RX36的另一端、第十二电阻RX37的一端相连并连接第四运算放大器UX2B的正相输入端5，第十二电阻RX37的另一端接模拟地；其中，第三运算放大器UX2A和第四运算放大器UX2B的型号均为AD8609AR；后级放大滤波电路由滤波与放大电路两部分组成，采用一个一阶有源滤波器与一个放大器串联，形成本系统的后级放大与滤波电路，其中R18与C15组成的低通滤波电路，R17与R18组成的放大电路，后两级放大为39倍；当输入信号频率变化时，只有电容的阻抗受到影响输入信号频率很低时，电容相当于开路，此时运放相当于具有放大倍数为的放大器；输入信号在较高频率处，电容相当。
32、于短路，此时运放的输出端接地，起到滤除高频信号的作用；后级放大滤波电路44由电阻、电容和运算放大器组成，其中，电阻由第十三电阻R17、第十四电阻R18、第十五电阻R19、第十六电阻10组成，电容由第九电容C15、第十电容C16组成，运算放大器由第五运算放大器U12B、第六运算放大器U12C组成，工频焰波电路43的输出端连接第十三电阻R17的一端，第十三电阻R17的另一端连接第十四电阻R18的一端、第九电容C15的一端、第五运算放大器U12B的反相输入端6，第五运算放大器U12B的正相输入端接模拟地，第十四电阻R18的另一端、第九电容C15的另一端相连并连接第五运算放大器U12B的输出端7、第十。
33、五电阻R19的一端，第十五电阻R15的另一端连接第十六电阻R16的一端、第十电容C16的一端、第六运算放大器U12C的反相输入端9,第六运算放大器U12C的正相输入端10接模拟地，第十六电阻R10的另一端、第十电容C16的另一端连接第六运算放大器U12C的输出端8、后级放大滤波电路44的输出端OUT；其中，第五运算放大器U12B和第六运算放大器U12C的型号均为AD8609AR；在信号的放大过程中，为了抑制共模电压，需要使用共模抑制比较高的仪表放大器，但是仪表放大器的两个输入端受到的共模信号影响可能不同，这个不同的共模信号的差便作为差模信号引入到仪表放大器之前，而仪表放大器不能够抑制差模信号，。
34、从而引入噪声；本实施例通过降低共模电压的方式来解决这个问题，在右腿驱动电路中，仪表放大器的COM说明书CN101966080A7/10页11端把共模信号引出，再将共模信号以负反馈的形式接回到人体，从而达到降低共模信号的目的；右腿驱动电路6由电阻、电容和运算放大器组成，电阻由第十一电阻R15、第十二电阻RR1、第十三电阻RR2组成，电容由第十一电容CR3、第十二电容CR4组成，运算放大器由第七运算放大器U12D、第八运算放大器URA组成，初级放大电路42的第二输出端连接第七运算放大器U12D的正相输入端12，第七运算放大器U12D的反相输入端13连接第七运算放大器U12D的输出端14、第十一电阻。
35、R15的一端，第十一电阻R15的另一端连接第十二电阻RR1的一端、第十一电容CR3的一端、第八运算放大器URA的反相输入端2，第十二电阻RR1的另一端、第十一电容CR3的另一端相连并连接第八运算放大器URA的输出端1、第十三电阻RR2的一端、第十二电容CR4的一端，第十三电阻RR2的另一端连接第十二电容CR4的另一端；其中，第七运算放大器U12D的型号为AD8609AR，第八运算放大器URA的型号为OP296GRU；模数转换电路5如图3所示，由运算放大器、模数转换芯片、参考源芯片、电阻、电容组成，其中，电阻由第一电阻R65、第二电阻R62、第三电阻R61组成，电容由第一电容C610、第二电容C。
36、63、第三电容C62、第四电解电容EC61组成；模数转换芯片U2的2脚连接第一电容C610的一端，第一电容C610的另一端接模拟地，模数转换芯片U2的3脚连接参考源芯片U1的6脚、第二电容C63的一端，第二电容C63的另一端接模拟地，参考源芯片U1的2脚连接第三电容C62的一端、第四电解电容EC61的一端并接33V电源，参考源芯片U1的4脚连接第三电容C62的另一端、第四电解电容EC61的另一端并接模拟地，模数转换芯片U2的19脚连接运算放大器U6_1的输出端6、运算放大器U6_1的反相输入端2，运算放大器U6_1的正相输入端连接后级放大滤波电路44的输出端OUT，运算放大器U6_1的8脚连接。
37、第二电阻R62的一端、第三电阻R61的一端，第二电阻R62的另一端接模拟地，第三电阻R61的另一端33V电源，模数转换芯片U2的10脚接模拟地，模数转换芯片U2的15脚连接第一电阻R65的一端，并与模数转换芯片U2的1脚、20脚相连并接33V电源，第一电阻R65的另一端连接模数转换芯片U2的14脚、数字信号处理器21的E2脚，模数转换芯片U2的11脚连接可编程逻辑器件22的71脚，模数转换芯片U2的13脚、12脚依次连接数字信号处理器21的D1脚、D3脚；其中，参考源芯片的型号为ADR441，模数转换芯片的型号为AD7689，运算放大器的型号为ADA48411；由于脑电信号为16路，所以需要使。
38、用两片AD7689来满足信号通道路数的要求。本实施例通过同时给两个ADC的CNV端置高来同时采样16路信号，两片ADC时的时序图如图4所示，使用两片ADC进行16路数据AD转换的程序流程图如图5所示，首先对第一个ADC按照正常的时序提供CNV，使前8路信号正常的转换，此时第二片ADC的CNV仍处于高电平，即仍处于保持状态。由于发送数据时CNV处于低电平状态，因此在第一片ADC转换并传输完成8路后，继续保持CNV为低电平，同时将第二片ADC的CNV置低，开始正常的转换，当第二片ADC也转换并传输完成8路时，将两个ADC的CNV同时置高，开始下一个周期的转换，由于DSP读取数据的时间要小于ADC转。
39、换的时间，因此AD转换一直进行，并且不会造成数据的覆盖等问题；模数转换电路5与数字信号处理器21连接如图6所示，其中，可编程逻辑器件CPLD的型号为EPM570T144C5，数字信号处理器的型号为ADSPBF533；EPM570T144C5的7脚、141脚、142脚、143脚、121脚、122脚、123脚、124脚、125脚、127脚、129脚、130脚、109脚、说明书CN101966080A8/10页12110脚、111脚、112脚、113脚、114脚、117脚、118脚、119脚、120脚依次连接D2脚、E2脚、D1脚、D3脚、M9脚、N9脚、P9脚、M8脚、N8脚、P8脚、M7脚、N7。
40、脚、M13脚、M14脚、N14脚、N13脚、N12脚、M11脚、N11脚、P13脚、P12脚、P11脚；所述的脑电信号分析存储单元2包括数字信号处理器21、可编程逻辑器件22、键盘23、存储器24、液晶屏25、实时时钟26、USB27，数字信号处理器21的第一信号输入输出端作为脑电信号分析存储单元2的输入输出端，数字信号处理器21的第二输入输出端连接存储器24的输入输出端，数字信号处理器21的第三输入输出端连接液晶屏25的输入输出端，数字信号处理器21的第四输入输出端连接实时时钟26的输入输出端，数字信号处理器21的第五输入输出端连接USB27的输入输出端，数字信号处理器21的第六输入输出端作。
41、为脑电信号分析存储单元2的数字信号输入输出端，数字信号处理器21的输出端连接可编程逻辑器件22的输入端，可编程逻辑器件22的第一输出端连接键盘23的输入端，可编程逻辑器件22的第二输出端连接存储器24的输入端，可编程逻辑器件22的第三输出端连接液晶屏25的输入端，可编程逻辑器件22的第四输出端连接实时时钟26的输入端，可编程逻辑器件22的第五输出端连接USB27的输入端，键盘23的输出端连接数字信号处理器21的输入端；存储器24如图7（A）、图7（B）所示，图7（A）为NANDFLASH存储器与数字信号处理器21电路原理图，包括电阻、电容、NANDFLASH存储器，电阻由第一电阻R101、第二。
42、电阻R102、第三电阻R17、第四电阻R16、第五电阻R15、第六电阻R14组成，所述的NANDFLASH存储器的型号为K9F1G08U0A，NANDFLASH存储器U10的19脚连接第一电阻R101的一端，第一电阻R101的另一端连接第二电阻R102的一端并接33V电源，第二电阻的另一端R102的另一端连接第三电阻R17的一端、NANDFLASH存储器U10的7脚，第三电阻R17的另一端连接数字信号处理器21的A5端，NANDFLASH存储器U10的脚9连接第四电阻R16的一端，第四电阻R16的另一端连接数字信号处理器21的A4端，NANDFLASH存储器U10的8脚、18脚依次连接数字信号。
43、处理器21的H14脚、G14脚，NANDFLASH存储器U10的17脚连接第五电阻R15的一端，第五电阻R15的另一端连接数字信号处理器21的K14脚，NANDFLASH存储器U10的16脚连接第六电阻R14的一端，第六电阻R14的另一端连接数字信号处理器21的L14端，NANDFLASH存储器U10的12脚、37脚相连并接33V电源；NANDFLASH存储器U10的29脚33脚、42脚44脚依次连接数字信号处理器21的M9脚、N9脚、P9脚、M8脚、N8脚、P8脚、M7脚、N7脚，NANDFLASH存储器U10的13脚、36脚相连并接地；图7（B）为SD存储器电路原理图，由电阻、SD存储器组。
44、成，其中，电阻由第一电阻R10、第二电阻R11、第三电阻R18、第四电阻R19、第五电阻R12、第六电阻R13组成，SD存储器TF的1脚、8脚分别连接第一电阻R10的一端、第二电阻R11的一端，第一电阻R10的另一端、第二电阻R11的另一端、SD存储器TF的4脚相连并接33V电源，SD存储器TF的2脚连接第三电阻R18的一端、可编程逻辑器件22的144脚，SD存储器TF的5脚连接第四电阻R19的一端、数字信号处理器21的D1脚，SD存储器TF的3脚连接第五电阻R12的一端、数字信号处理器21的D3脚，SD存储器TF的7脚连接第六电阻R13的一端、数字信号处理器21的E2脚，第三电阻R18、第四。
45、电阻R19、第五电阻R12、第六电阻R13的另一端相连并接33V电源；其中SD存储器的型号为TFCARD；液晶屏25如图8所示，由总线驱动芯片、液晶屏、电阻组成，总线驱动芯片由第一总线说明书CN101966080A9/10页13驱动芯片U21和第二总线驱动芯片U22组成，电阻由第一电阻R21和第二电阻R22组成，第一总线驱动芯片U21的19脚连接可编程逻辑器件22的66脚、第二电阻R22的一端，第一总线驱动芯片U21的1脚连接第一电阻R21的一端、第二总线驱动芯片U22的1脚，第一电阻R21的另一端连接第二电阻R22的另一端并接33V电源，第一总线驱动芯片U21的29脚依次连接数字信号处理器2。
46、1的B5脚、B6脚、A6脚、C6脚、B7脚、A7脚、B8脚、C8脚，第一总线驱动芯片U21的1118脚依次连接液晶屏的1脚、3脚、5脚、7脚、9脚、11脚、13脚、15脚，第一总线驱动芯片U21的10脚接地，第二总线驱动芯片U22的1脚连接第一电阻R21的另一端，第二总线驱动芯片U22的5脚、7脚依次连接数字信号处理器21的K2脚、M1脚，第二总线驱动芯片U22的17脚、15脚、13脚依次连接液晶屏的17脚、19脚、21脚，第二总线驱动芯片U22的2脚、4脚、6脚、8脚、9脚、10脚相连并接地；实时时钟26如图9所示，由实时时钟芯片、电阻、电容、晶振组成，其中，电阻由第一电阻R96、第二电阻R。
47、97、第三电阻R98、第四电阻R99组成，电容由第一电容C92、第二电容C93、第三电容C94组成，实时时钟芯片U9的1脚连接晶振Y4的一端、第一电容C92的一端、第二电容C93的一端、第三电容C94的一端，第一电容C92的另一端、第二电容C93的另一端、第三电容C94的另一端相连并接地，晶振Y4的另一端连接实时时钟芯片U9的2脚，实时时钟芯片U9的8脚接电池，实时时钟芯片U9的7脚连接第一电阻R96的一端，实时时钟芯片U9的6脚连接第二电阻R97的一端、数字信号处理器21的D2脚，实时时钟芯片U9的5脚连接第三电阻R98的一端、数字信号处理器21的C1端，实时时钟芯片U9的3脚连接第四电阻R。
48、99的一端、可编程逻辑器件22的1脚，第一电阻R96的另一端、第二电阻R97的另一端、第三电阻R98的另一端、第四电阻R99的另一端相连并接33V电源；在监护阶段，患者携带监护仪器，头部戴电极帽，电极按照脑电协会国际联合会的10/20方式进行放置，电极通过导联线与监护仪连接，患者可以进行正常工作学习生活，监护仪将采集处理后的脑电数据存储到本机携带的SD卡存储器或者NANDFLASH中；监护阶段完成以后，医生使用USB线将监护仪连接到上位机，或者使用读卡器将SD卡连接到上位机，通过上位机软件对数据进行读取、存储、滤波、分析、显示，最终作为医生的诊断依据。0012本实施例便携式动态脑电监护仪控制方。
49、法包括以下步骤步骤1采用低通滤波、高通滤波和均值滤波相结合的方法对采集到的信号进行数字滤波，其中，均值滤波的流程如图10所示；生成的低通滤波器系数如表1所示表1数字低通滤波器系数系数110系数1120系数2130系数3140系数414600019000610115600138000620002600072019480011600051000140020302435002380001700017002380243500203000140005100116019480007200026000620013801156000610001900031004010033600125000370049100256001060010600256004910003700125003360040100031说明书CN101966080A10/10页14生成的高通滤波器的系数如表2所示表2数字高通滤波器系数系数19系数1018系数1927系数2836系数37450002600029000300003000029000270002900030000300002800027000290003000030000280002700029000300003000028000280002909970000290002800028000300003000029000270。