三相正弦波发生电路 技术领域 本发明涉及一种三相正弦波发生电路，尤其适用在一些对精度要求较高的领域的三相正弦波发生电路。
背景技术 一般的三相正弦波发生电路在其频率控制和相位控制两个方面难度较大，需要采用相对复杂的线路来实现，而较为复杂的线路带来会造成电路中的温漂较大，幅度对称性下降，电路难以调试，成本较高等问题。
发明内容 本发明的目的在于避免现有技术的不足而提供的一种幅度严格对称、失真度低、频率稳定性高、相位差稳定、温漂小、电路结构简单、无需调试的三相正弦波发生电路。
本发明采取的技术方案为：高频基准时钟与地址发生电路相连，产生地址信号，而地址信号分为两部分，一部分送到EEPROM存储器，作为存储器的读取数据的地址，另一部分送到多通道D/A转换器，作为多通道D/A转换器的通道选择，将EEPROM存储器送过来的各相(路)正弦波数据在与外部基准电压相接的多通道D/A转换器中还原并分离出来，三相(路)正弦波再分别经过各自的滤波器，得到低失真度的三相(路)正弦波。
本发明的有益效果是：本发明输出的三相正弦波具有幅度严格对称、失真度低、频率稳定性高、相位差稳定、温漂小、电路结构简单、无需调试、成本低廉等优点。本发明采用纯数字的方法，用相对简单的电路实现三相正弦波的生成、稳压，对各相正弦波之间的相位差实现可编程控制，该电路还可以方便的扩展到4相(路)，5相(路)，……，n相(路)。其输出信号可以做为三相正弦波逆变器的标准正弦波信号，也可做为同频，相位差可调的多路正弦波信号源。
附图说明 图1是本发明的电路原理框图；
图2是本发明的电路原理图。
其图中：高频基准时钟F 地址发生电路IC1 VDD脚16 GND脚8 RST脚11CLK脚10 Q12脚1 Q11脚15 Q10脚14 Q9脚12 Q8脚13 Q7脚4 Q6脚2 Q5脚3Q4脚5 Q3脚6 Q2脚7 Q1脚9 EEPROM存储器电路IC2 VDD脚24 GND脚12CE脚18 OE脚20 WE脚21 A8脚23 A7脚1 A6脚2 A5脚3 A4脚4 A3脚5A2脚6 A1脚7 A0脚8 A10脚19 A9脚22 DQ7脚17 DQ6脚16 DQ5脚15DQ4脚14 Q3脚13 DQ2脚11 DQ1脚10 DQ0脚9 多通道D/A转换电路IC3 VSS脚3VDD脚22 VRB脚4 VRA脚5 VRD脚20 VRC脚21 AGND脚6 DGND脚7 LDAC脚8DB7脚9 DB6脚10 DB5脚11 DB4脚12 DB3脚13 DB2脚14 DB1脚15 DB0脚16WR脚17 A1脚18 A0脚19 VOA脚2 VOB脚1 VOC脚24 VOD脚23外部基准电压Vref A运算放大电路IC4A 同相输入脚3 正电源脚4反相输入脚2 输出脚1第一电阻R1 第二电阻R2 第三电阻R3 第四电阻R4第一电容C1 第二电容C2 B运算放大电路IC4B 同相输入脚5反相输入脚6 输出脚7 第五电阻R5 第六电阻R6 第七电阻R7 第八电阻R8第三电容C3 第四电容C4 C运算放大电路IC4C 同相输入脚10 负电源脚11反相输入脚9 输出脚8 第九电阻R9 第十电阻R10 第十一电阻R11第十二电阻R12 第五电容C5 第六电容C5 A相输出端Vout1 B相输出端Vout2C相输出端Vout3
以下结合附图及最佳实施例对本发明的技术方案作进一步详述。
具体实施方式参照图1，本发明实施例由高频基准时钟与地址发生电路相接，地址发生电路的输出分别与EEPROM存储器和多通道D/A转换电路相接，EEPROM存储器的输出与多通道D/A转换电路相接，与外部基准电压相接的多通道D/A转换电路的三路输出经过各自的滤波器分别接A相输出、B相输出、C相输出组成。也就是把输入高频基准时钟与地址发生电路相连，产生地址信号，而地址信号分为两部分，一部分送到EEPROM存储器，作为存储器的读取数据的地址，另一部分送到多通道D/A转换器，作为多通道D/A转换器的通道选择，将EEPROM存储器送过来的各相(路)正弦波数据在与外部基准电压相接的多通道D/A转换器中还原并分离出来，三相(路)正弦波再分别经过各自的滤波器，得到低失真度的三相(路)正弦波。本发明实施例电原理图，参照图2，在输入端用一个精度比较高的频率信号作为基准时钟，比如RC振荡电路等，也可用陶瓷振荡器，为了获得更高的稳定性，最好采用晶体谐振器，这为已知技术，在图2中未画出，这里不再赘述。地址发生电路IC1的VDD脚16接+5V，GND脚8、RST脚11接地，CLK脚10接高频基准时钟F，EEPROM存储器电路IC2的VDD脚24接+5V，GND脚12、CE脚18、OE脚20、WE脚21接地，EEPROM存储器电路IC2的A8脚23、A7脚1、A6脚2、A5脚3、A4脚4、A3脚5、A2脚6、A1脚7、A0脚8、A10脚19、A9脚22分别与地址发生电路IC1的Q12脚1、Q11脚15、Q10脚14、Q9脚12、Q8脚13、Q7脚4、Q6脚2、Q5脚3、Q4脚5、Q3脚6、Q2脚7相连，多通道D/A转换电路IC3的VSS脚3接-5V，VDD脚22接+15V，VRB脚4、VRA脚5、VRD脚20、VRC脚21接外部基准电压Vref，AGND脚6、DGND脚7、LDAC脚8接地，多通道D/A转换电路IC3的DB7脚9、DB6脚10、DB5脚11、DB4脚12、DB3脚13、DB2脚14、DB1脚15、DB0脚16分别与EEPROM存储器电路IC2的DQ7脚17、DQ6脚16、DQ5脚15、DQ4脚14、DQ3脚13、DQ2脚11、DQ1脚10、DQ0脚9相连，多通道D/A转换电路IC3的WR脚17、A1脚18、A0脚19分别与地址发生电路IC1的Q1脚9、Q2脚7、Q3脚6相连。所述的滤波器是由运算放大电路以及电阻、电容组成。其中，A运算放大电路IC4A的正电源脚4接+15V，多通道D/A转换电路IC3的VOA脚2通过第三电阻R3与A点相连，A点通过第四电阻R4与A运算放大电路IC4A的同相输入脚3相连，A点通过第一电容C1与A运算放大电路IC4A的反相输入脚2相连，A运算放大电路IC4A的反相输入脚2通过第一电阻R1与外部基准电压Vref相连，反相输入脚2通过第二电阻R2与输出脚1相连，同相输入脚3通过第三电容C3接地，输出脚1与A相输出端Vout1相连。多通道D/A转换电路IC3的VOB脚1通过第七电阻R7与B点相连，B点通过第八电阻R8与B运算放大电路IC4B的同相输入脚5相连，B点通过第三电容C3与B运算放大电路IC4B的反相输入脚6相连，B运算放大电路IC4B的反相输入脚6通过第五电阻R5与外部基准电压Vref相连，反相输入脚6通过第六电阻R6与输出脚7相连，同相输入脚5通过第四电容C4接地，输出脚7与B相输出端Vout2相连。C运算放大电路IC4C的负电源脚11接-15V，多通道D/A转换电路IC3的VOC脚24通过第十一电阻R11与C点相连，C点通过第十二电阻R12与C运算放大电路IC4C的同相输入脚10相连，C点通过第五电容C5与C运算放大电路IC4C地反相输入脚9相连，C运算放大电路IC4C的反相输入脚9通过第九电阻R9与外部基准电压Vref相连，反相输入脚9通过第十电阻R10与输出脚8相连，同相输入脚10通过第六电容C6接地，输出脚8与C相输出端Vout3相连。
本发明的工作原理如下：
高频基准时钟的选用及计算：图1、图2中所示的高频基准时钟可选用任何振荡电路来实现，如晶体振荡电路、RC振荡电路、LC振荡电路等，只是它们的稳定度有所差异。基准时钟频率可用以下公式计算：
Fosc＝Fo×2n
比如在图2中，n＝12，如电路的输出三相正弦波的频率(以下称输出频率)Fo＝1kHz，则：
Fosc＝Fo×2n＝1kHz×212＝4096kHz＝4.096MHz
式中：Fosc为高频基准时钟的时钟频率；
Fo为电路的输出三相正弦波的频率；
图2中，4.096MHz(设输出频率F＝1kHz)的基准时钟经地址发生电路IC1二进制分频后为Q1：2.048MHz，Q2：1.024MHz，Q3：512kHz，Q4：256kHz，……，Q12：1kHz。其中Q1用来作多同道D/A转换电路的写输入信号，Q2、Q3作为多同道D/A转换电路的通道选择信号，Q2Q3＝00时，选通A通道；Q2Q3＝01时，选通B通道；Q2Q3＝10时，选通C通道；Q2Q3＝11未定义。
Q2Q3……Q12作为EEPROM存储器的地址信号，事先写好数据的EEPROM存储器在电路中被接成只读方式，地址信号Q2A3……Q12取值为00000000000～00111111111时存的是A通道数据，01000000000～01111111111时存的是B通道数据，10000000000～10111111111时存的是C通道数据。
A、B、C三个通道的数所分别通过多通道D/A转换电路还原成三相正弦波信号再经过各自的低通滤波器输出。
EEPROM存储器中的数据有A通道数据、B通道数据、C通道数据。
A通道数据：将正弦波0°～360°进行512分频采样计算其幅值：
Di＝sin(2×π×i/512)×127+128其中i＝0，1，2，……，511。
B通道数据：将正弦波120°～360°，0°～119°进行512分频采样计算其幅值：
Di＝sin(2×π×(i/512+0.33333))×127+128其中i＝0，1，2，……，511。
C通道数据：将正弦波240°～360°，0°～239°进行512分频采样计算其幅值：
Di＝sin(2×π×(i/512-0.33333))×127+128其中i＝0，1，2，……，511。
将三个通道的数据分别写入EEPROM中各自的区域即可，源程序中的0.33333代表相位差120°，如修改这个数值，即可实现任意相位差的多路正弦波信号。本发明输出的三相(路)正弦波由于是源自于同一个高精度基准时钟、同一个电压基准，所以它们的频率、幅度都会严格的一致，并且绝对精度也很高。三相(路)正弦波的数字量化数据来自同一只EEPROM存储器，用的是相同的地址线，所以它们之间的相位差很好受控，如三路相位差控制到120°，则它们就是标准的三相正弦波，当然也可以控制到其它角度，这全都取决于EEPROM存储器中所保存的数据，因此说，各相(路)正弦波之间的相位差是可编程的，输出三相(路)都带有各自的滤波器，只要调好整滤器，就可得到更低的失真度，由于三相(路)输出所带的滤波器是完全对称的，它们对各自正弦波所造成的相移也是对称的，是可以相互抵消的，因而不会对相位差带来任何影响。
本发明电路主要器件说明及选择：
图1、图2中的EEPROM为电可擦除只读存储器；D/A为数字-模拟变换器；IC1为12级二进制计数器，可用MOTOROLA公司的CD4040；IC2为256K EEPROM，可用Ateml公司的AT28C256；IC3为4通道D/A转换电路可用AD公司的AD7225；IC4为4运算放大器电路可用ST公司的LM324。
本发明元件参数(仅供参考)：本图中电阻和电容的取值与正弦波的频率有关，如本文中的1kHz的输出频率，可选R1～R12为10kHz，C1～C6为2200pF。