传感器及其制造方法 【技术领域】
本发明涉及用于检测加速度等的物理量的传感器及其制造方法，尤其涉及采用压电(piezo)电阻元件作为检测元件的传感器及其制造方法。
背景技术
近年，对采用MEMS(微机电系统：Micro ElectromechanicalSystems)技术的小型传感器进行开发，使检测加速度等物理量的传感器以各种用途用于便携电话或游戏机等，此外，对于应用进行研究。这种传感器例如采用具有硅层/氧化硅层/硅层的3层结构的SOI晶片来制作，例如具备：框架，该框架具有以挖通SOI晶片的方式形成的开口；可变位的重锤，通过多个梁被支撑在该框架上；以及压电电阻元件，配置在梁上。然后，一旦对重锤施加外力而引起变位，梁就会响应该变位而挠曲，检测梁上配置的压电电阻元件的电阻因梁的挠曲量而发生的变化，从而检测出加速度等的物理量。
为了这种传感器的高灵敏化，优选将长度短的压电电阻元件配置在应力集中部。但是，由于在驱动时对压电电阻元件施加电压，如果只缩短压电电阻元件，就有耗电增大的问题。因此，开发出将较短的多个压电电阻元件在高浓度扩散层中串联连接的传感器(日本特开2006-98321号公报)。
但是，日本特开2006-98321号公报中公开的传感器中，对硅基板以低浓度扩散杂质而形成压电电阻元件，此外，将多个压电电阻元件串联连接的高浓度扩散层也是对硅基板以高浓度扩散杂质而形成的，由于在驱动时施加到压电电阻元件的电压而从压电电阻元件和高浓度扩散层发生焦耳(Joule)热。而且，在日本特开2006-98321号公报中公开的传感器中，压电电阻元件和高浓度扩散层被绝缘层所覆盖，成为难以向外部排出热的结构。因此，因发生的焦耳热而梁或梁上配置的布线、氧化硅层或硅层热膨胀，使得传感器的输出值随时间发生变动，存在传感器的可靠性降低的问题。
此外，在日本特开2006-98321号公报中公开的传感器通过以下工序制造：(1)使杂质在硅基板中以低浓度扩散而形成压电电阻元件的工序；(2)使杂质在硅基板中以高浓度扩散而形成高浓度扩散层的工序；(3)以被覆压电电阻元件和高浓度扩散层的方式形成绝缘层，并设置接触孔的工序；以及(4)形成布线的工序。该制造方法需要4次的光刻(photolithography)工序，存在生产性低的问题。而且，将多个压电电阻元件电性串联连接的布线只是高浓度扩散层，因此还存在一旦在该部位发生缺陷就导致直接耦合到传感器本身的不良部位的问题。
【发明内容】
本发明的目的在于提供稳定地表现高灵敏的传感器功能的传感器和简便地制造这种传感器的制造方法。
为了达成这种目的，本发明的传感器具备：框部；多个梁部，从该框部向内侧方向突出；重锤部，通过该梁来支撑；压电电阻元件，配置在所述梁部；以及绝缘层，被覆该压电电阻元件，并且所述传感器构成为：所述压电电阻元件具有1个以上的折叠部，在位于该折叠部的所述绝缘层上配置金属布线，该金属布线经由形成在所述绝缘层的2个以上的接触孔连接到折叠部，在位于所述压电电阻元件的两端部的所述绝缘层中形成接触孔，电桥电路布线经由该接触孔连接到压电电阻元件。
作为本发明的其它形态，作成在所述接触孔正下方的压电电阻元件配置扩散电阻层的结构。
这种本发明的传感器，在位于压电电阻元件的折叠部的绝缘层上配置并连接金属布线，因此能够抑制压电电阻元件的折叠部上发生的焦耳热，并且能够对被绝缘层被覆的压电电阻元件中发生的焦耳热有效地进行散热，且传感器地输出值随时间的变动得到抑制，能够稳定地表现高灵敏的传感器功能。此外，在接触孔正下方的压电电阻元件配置扩散电阻层的场合，能够减小压电电阻元件与金属布线或电桥电路布线的连接电阻，能够抑制焦耳热的发生。
此外，本发明提供一种传感器的制造方法，所述传感器具备：框部；从该框部向内侧方向突出的多个梁部；通过该梁支撑的重锤部；配置在所述梁部的压电电阻元件；以及被覆该压电电阻元件的绝缘层，所述制造方法包括以下工序：扩散杂质而形成具有1个以上的折叠部的压电电阻元件的第一工序；以被覆压电电阻元件的方式形成绝缘层，并在压电电阻元件的折叠部和两端部设置接触孔的第二工序；以及在位于折叠部的所述绝缘层上形成金属布线，以与压电电阻元件连接，同时形成电桥电路布线，以经由位于压电电阻元件的两端部的所述接触孔连接到压电电阻元件的第三工序。
作为本发明的其它形态，在所述第二工序中，在形成绝缘层后，以该绝缘层为掩模，对接触孔中露出的压电电阻元件以高浓度扩散杂质，形成扩散电阻元件。
这种本发明的传感器的制造方法中，形成压电电阻元件所必需的工序为第一工序至第三工序，特别是在第三工序中能够同时形成金属布线和电桥电路布线，不需要以往对硅基板以高浓度扩散杂质而形成高浓度扩散层的工序，可减少制造成本，且，可稳定地制造高性能的传感器。
【附图说明】
图1是表示本发明传感器的一个实施方式的平面图。
图2是沿着图1所示的传感器的I-I线的剖视图。
图3是沿着图1所示的传感器的II-II线的剖视图。
图4是图1所示的传感器中用圆围住的部位的放大平面图。
图5是图1所示的传感器中用圆围住的部位的放大平面图。
图6是沿着图5所示的III-III线的放大剖视图。
图7是沿着图5所示的IV-IV线的放大剖视图。
图8是沿着图5所示的V-V线的放大剖视图。
图9是表示梁部中具有1个折叠部的压电电阻元件的与图5相当的图。
图10是表示梁部中的绝缘层的与图5相当的图。
图11是表示一例电桥电路布线的传感器的平面图。
图12是表示一例电桥电路的图。
图13是表示本发明传感器的其它实施方式的与图6相当的剖视图。
图14是表示本发明传感器的其它实施方式的与图8相当的剖视图。
图15(A)～图15(D)是用于说明一例本发明传感器的制造方法的工序图。
图16(A)～图16(C)是用于说明一例本发明传感器的制造方法的工序图。
【具体实施方式】
以下，参照附图，就本发明的实施方式进行说明。
[传感器]
图1是表示本发明传感器的一个实施方式即加速度传感器的平面图，图2是沿着图1所示的传感器的I-I线的剖视图，图3是沿着图1所示的传感器的II-II线的剖视图。在图1～图3中，传感器1具有传感器主体2和与该传感器主体2接合的支撑基板3。传感器主体2由SOI(绝缘体上硅结构：Silicon On Insulator)基板11构成，该SOI基板11具有硅层12(活性层硅)和硅层14(基板硅)之间挟持氧化硅层13的3层结构。
构成传感器主体2的硅层12(活性层硅)具备：构成重锤部21的重锤接合部24；用于支撑该重锤接合部24的4个梁部22；框部23；以及由各梁部22和框部23围住的4个部位的窗部25。此外，在4个梁部22上，配置检测X轴方向的外力的4个压电电阻元件31X、32X、33X、34X和检测Y轴方向的外力的4个压电电阻元件31Y、32Y、33Y、34Y和检测Z轴方向的外力的4个压电电阻元件31Z、32Z、33Z、34Z。这样配置的压电电阻元件，如后面所述，连接成以各轴方向的每4个构成电桥电路。
此外，构成传感器主体2的硅层14(基板硅)具备构成重锤部21的重锤26和隔着开口部位于该重锤26周围的框部27。重锤26的厚度薄于框部27，由基部26A和从该基部26A向十字型的梁部22之间(窗部25)方向突出的4个突出部26B构成。然后，重锤26的基部26A隔着氧化硅层13接合到硅层12(活性层硅)的重锤接合部24，构成重锤部21。
构成传感器1的支撑基板3可采用例如玻璃、硅、SUS板、不胀钢(Fe-36％Ni合金)等金属板、绝缘性树脂板等，厚度可在50～1000μm左右的范围内适当设定。再者，本发明的传感器可由传感器主体2构成，而不具备支撑基板3。该场合，可直接搭载于封装用基板上。
在该传感器1中，若由4个梁部22支撑的重锤部21上有X轴、Y轴或者Z轴(参照图1)方向的外力作用，则在重锤部21上发生变位。由于该变位，在梁部22发生挠曲，通过压电电阻元件检测到作用于重锤部21上的外力。
接着，对构成本发明的传感器的压电电阻元件进行更加详细的说明。
图4和图5是图1中用圆围住的两部位的放大平面图。在图4中示出检测X轴方向的外力的压电电阻元件31X、32X和检测Z轴方向的外力的压电电阻元件31Z、32Z，在图5中示出检测Y轴方向的外力的压电电阻元件31Y、32Y。此外，在图4中，在相对梁部22的中心线对称的位置上配置压电电阻元件31X、32X和压电电阻元件31Z、32Z，在图5中，在梁部22的中心线上配置压电电阻元件31Y、32Y，但各压电电阻元件具有共同的结构。因此，以下以压电电阻元件31Y为例，对构成本发明的传感器的压电电阻元件进行说明。
在图6、图7、图8中分别示出沿着图5的III-III线的放大剖视图；沿着IV-IV线的放大剖视图；沿着V-V线的放大剖视图。在本发明中，压电电阻元件31Y具有1个折叠部30a，在位于该折叠部30a的绝缘层28上配置了金属布线41。此外，在绝缘层28上配置了电桥电路布线42。
压电电阻元件31Y是在梁部22(硅层12(活性层硅))扩散硼、磷等的杂质而形成的低浓度扩散层，表面杂质浓度例如为1017～1019atm/cm3左右。图9是表示在梁部22中具有1个折叠部30a的压电电阻元件31Y、32Y的与图5相当的图，并且示出除去绝缘层28、金属布线41、电桥电路布线42的状态。这样具有折叠部30a的压电电阻元件31Y的尺寸能够适当设定，例如能够将2个条形状的宽度在0.2～10μm的范围内、且将长度在10～100μm的范围内、将折叠部30a的长度(图9中用箭头a表示的方向)在2～20μm的范围内、将宽度在0.2～10μm的范围内适当设定。特别是，若考虑通电变动的抑制效果，则2个条形状的宽度最好在3μm以上，另一方面，从防止检测其它轴分量的物理量(例如，扭力)的(其它轴感应)方面来看，最好在10μm以下。
此外，绝缘层28形成在构成传感器主体2的硅层12(活性层硅)上，以被覆压电电阻元件31Y。此外，在上述的图1～图3中，省略了绝缘层28。在该绝缘层28中，在压电电阻元件31Y的折叠部30a上设有2个接触孔28a，此外，接触孔28b设置成位于压电电阻元件31Y的两端部30b。图10是表示在梁部22中的绝缘层28的与图5相当的图，并且示出除去金属布线41、电桥电路布线42的状态。这种绝缘层28例如为二氧化硅膜，厚度可在50～500nm左右的范围内适当设定。
金属布线41配置在位于折叠部30a的绝缘层28上，且经由2个接触孔28a连接到压电电阻元件31Y的折叠部30a。该金属布线41的平面形状与折叠部30a的平面形状相同或者按面积比在80～200％的范围内可适当设定大小、形状。如果金属布线41的平面形状不足折叠部30a的平面形状的80％，就不会产生如后所述的本发明效果，此外，如果超过200％，就会因硅层12(活性层硅)和金属布线41之间的热膨胀系数差，而在梁部22发生翅曲或偏置电压，并不理想。这种金属布线41能够采用例如铝、以铝为主的合金、铜、钛、氮化钛以及它们的层叠膜等的金属材料来形成。
此外，电桥电路布线42配置在绝缘层28上，以在各轴方向每4个压电电阻元件构成电桥电路，且经由2个接触孔28b连接到压电电阻元件31Y的两端部30b。这种电桥电路布线42能够采用与金属布线41相同的金属材料来形成。
图11是表示一例电桥电路布线42的传感器的平面图，且仅示出构成传感器主体2的硅层12(活性层硅)。图12是表示这样形成的电桥电路的图。在该例中，在右侧的框部23设有11个端子51，电桥电路布线42布置成如图所示，连接到规定的端子51。端子51能够采用与电桥电路布线42等相同的金属材料来形成。
这种本发明的传感器中，在位于压电电阻元件的折叠部的绝缘层上配置并连接电阻低且导热系数大的金属布线，因此能够抑制在压电电阻元件的折叠部上发生的焦耳热，并且能够对被绝缘层28被覆的压电电阻元件30上发生的焦耳热有效地进行散热。因而，传感器的输出值随时间的变动得到抑制，能够稳定地表现高灵敏的传感器功能。
上述的传感器的实施方式是例示，本发明并不限定于此。例如，如图13所示，在绝缘层28的接触孔28a正下方的压电电阻元件31Y的折叠部30a配置扩散电阻层36，此外，如图14所示，在绝缘层28的接触孔28b正下方的压电电阻元件31Y的两端部30b配置扩散电阻层36也可。这种扩散电阻层36是以高浓度扩散硼、磷等的杂质而形成的，并且电阻低于压电电阻元件31Y。因此，能够减小压电电阻元件31Y与金属布线41、电桥电路布线42的连接电阻，并能够抑制焦耳热的发生。此外，扩散电阻层36的表面杂质浓度设定为比压电电阻元件31Y的表面杂质浓度高达1个位以上。
此外，在本发明中，压电电阻元件31Y的折叠部30a对加速度等的物理量的检测不是有贡献的部位，因此折叠部30a可以不是低浓度扩散层(表面杂质浓度例如为1017～1019atm/cm3左右)。例如，当折叠部30a的表面杂质浓度比低浓度扩散层低至2个位左右的范围时，压电电阻元件31Y与金属布线41、电桥电路布线42的连接电阻若干增大，但对于产生本发明的效果方面没有特别地影响。另一方面，在折叠部30a的表面杂质浓度比低浓度扩散层高达1个位以上，且整个折叠部30a与上述的扩散电阻层36相同的场合，能够减少压电电阻元件31Y与金属布线41、电桥电路布线42的连接电阻，并能够抑制焦耳热的发生。
此外，折叠部的数目在上述的实施方式中为1个，但是2个以上也可，通常，折叠部的个数优选为奇数，以使压电电阻元件的两端部成为相同方向。
此外，折叠部上的绝缘层的接触孔数目在上述的实施方式中为2个，但是3个以上也可。
此外，在传感器主体2上设置保护膜，以被覆电桥电路布线42也可。能够通过CVD法来形成氮化硅、氧化硅、及由该层叠膜等构成的薄膜作为保护膜，但是使金属布线41、端子51露出。
[传感器的制造方法]
以下说明本发明传感器的制造方法的一个实施方式。
首先，以上述的传感器1的压电电阻元件31Y为例，就构成本发明的传感器的压电电阻元件的形成进行说明。图15(A)～图15(D)是表示压电电阻元件的形成工序的图，并且示出与图6所示的剖面相当的部位。
在第一工序中，在硅层12(活性层硅)形成抗蚀剂、氧化硅、氮化硅等之后，通过光刻法形成图案M，以该图案M为掩模，采用诸如离子注入法来注入并扩散硼、磷等的杂质，形成具有折叠部30a的压电电阻元件31Y(图15(A))。
接着，在第二工序中，形成绝缘层28，以被覆压电电阻元件31Y(图15(B))。这样形成的绝缘层28在压电电阻元件31Y的折叠部30a具有2个接触孔28a，在压电电阻元件31Y的两端部30b分别具有接触孔28b(未图示)。这种绝缘层28能够这样形成：例如采用CVD法、PVD法等成膜方法，形成二氧化硅膜、氮化硅、以及它的层叠膜等的薄膜，然后，通过光刻法来形成掩模图案，并通过RIE(活性离子蚀刻：Reactive Ion Etching)法来贯穿地设置接触孔。
接着，在第三工序中，在位于折叠部30a的绝缘层28上形成金属布线41，同时形成电桥电路布线42，以经由位于压电电阻元件31Y的两端部30b的接触孔28b(未图示)连接到压电电阻元件31Y(图15(C))。金属布线41和电桥电路布线42能够这样形成，即，在绝缘层28上形成铝等的金属薄膜，并通过光刻法在该金属薄膜上形成掩模图案，通过蚀刻来除去不需要部位。从而，形成检测X轴方向的外力的4个压电电阻元件31X、32X、33X、34X和检测Y轴方向的外力的4个压电电阻元件31Y、32Y、33Y、34Y和检测Z轴方向的外力的4个压电电阻元件31Z、32Z、33Z、34Z。
此外，如上述的图13、图14所示，在绝缘层28的接触孔28a正下方、接触孔28b正下方的压电电阻元件31Y设置扩散电阻层36的场合，能够在上述的第二工序中，形成具有接触孔28a、28b的绝缘层28之后，以该绝缘层28为掩模，对露出在接触孔28a、28b的压电电阻元件31Y以高浓度注入并扩散硼、磷等的杂质而形成扩散电阻层36(图15(D))。即使这样形成扩散电阻层36的场合，也利用所形成的绝缘层28作为掩模，因此不需要新的光刻工序。
接着，以上述的传感器1的传感器主体2的制造为例，就构成本发明的传感器的框部、梁部、重锤部的形成进行说明。图16(A)～图16(C)是表示本发明的传感器的制造例的工序图，并且示出与图3所示的剖面形状相当的部位。
在图16(A)中，对具有硅层12(活性层硅)、氧化硅层13、硅层14(基板硅)的3层结构的SOI晶片11’进行多面加工(multiplicity ofmount surfaces are processe)。首先，在每个面上，设定形成梁部22、框部23、重锤接合部24的部位，利用热扩散法或离子注入法来在成为梁部22的硅层12(活性层硅)的规定部位形成具备折叠部30a的压电电阻元件(31X～34X、31Y～34Y、31Z～34Z)。接着，在硅层12(活性层硅)形成用于形成梁部22、框部23、重锤接合部24的沟部16，此外，在硅层14(基板硅)形成用于设定重锤26的厚度的凹部17。在形成该沟部16、凹部17时，例如能够隔着掩模图案进行利用等离子体的干蚀刻法即DRIE(深层活性离子蚀刻：Deep Reactive Ion Etching)法。此外，能够采用喷砂处理(sand blasting)法、湿蚀刻法、飞秒(femtosecond)激光法来形成沟部16、凹部17。
接着，在每个面上，从SOI晶片11’的硅层14(基板硅)一侧(凹部17侧)经由掩模图案19，将开口部18贯穿设置到露出氧化硅层13为止，形成重锤26(基部26A、突出部26B)和框部27(图16(B))。然后，除去露出在开口部18和沟部16的氧化硅层13(图16(C))。从而得到传感器主体2。开口部18能够隔着掩模图案19进行DRIE法来形成。此外，氧化硅层13例如能够进行借助反应性气体的干蚀刻来除去。掩模图案31的形成方法没有特别地限制，例如，能够采用利用感光性抗蚀剂进行光刻来形成的方法、配置树脂层或金属层并对它进行激光描绘而直接形成图案的方法等。
构成这种传感器的框部、梁部、重锤部的形成和上述的那样的压电电阻元件的形成的工序顺序没有特别地限制。
还有，通过在形成压电电阻元件的传感器主体2上接合支撑基板3来得到上述的传感器1。传感器主体2和支撑基板3能够通过例如阳极接合、直接接合、共晶接合、采用粘着剂的接合等来接合。
在这种本发明的传感器的制造方法中，形成压电电阻元件所需要的工序为第一工序至第三工序，特别是在第三工序能够同时形成金属布线和电桥电路布线，不需要以往对硅基板以高浓度扩散杂质而形成高浓度扩散层的工序，可减少制造成本，且可稳定地制造高性能的传感器。
此外，上述的实施方式为例示，本发明并不限定于此。
产业上的利用可能性
能够适用于要求小型且高可靠性的传感器的各种领域。