电子装置及其制造方法、以及振荡器.pdf

上传人:奻奴 文档编号:74930 上传时间:2018-01-23 格式:PDF 页数:22 大小:7.70MB
返回 下载 相关 举报
摘要
申请专利号:

CN201410123288.1

申请日:

2014.03.28

公开号:

CN104071741A

公开日:

2014.10.01

当前法律状态:

实审

有效性:

审中

法律详情:

实质审查的生效IPC(主分类):B81B 3/00申请日:20140328|||公开

IPC分类号:

B81B3/00; B81C1/00; H03H9/02

主分类号:

B81B3/00

申请人:

精工爱普生株式会社

发明人:

吉泽隆彦

地址:

日本东京

优先权:

2013.03.28 JP 2013-068254

专利代理机构:

北京金信立方知识产权代理有限公司 11225

代理人:

黄威;苏萌萌

PDF下载: PDF下载
内容摘要

本发明提供一种电子装置及其制造方法、以及振荡器,本发明所涉及的电子装置包括:基板;基底层,其被形成在所述基板上且具有开口;功能元件,其被设置在所述基底层上;包围壁,其为形成对所述功能元件进行收纳的空腔的包围壁,并且至少一部分被配置于所述开口内。

权利要求书

1.  一种电子装置,包括:
基板;
基底层,其被形成在所述基板上且具有开口;
功能元件,其被设置在所述基底层上;
包围壁,其为形成对所述功能元件进行收纳的空腔的包围壁,并且至少一部分被配置于所述开口内。

2.
  如权利要求1所述的电子装置,其中,
所述开口贯穿所述基底层,
所述基板在与所述基底层的所述开口相对应的位置处具有凹部,
所述包围壁的至少一部分被配置于所述凹部内。

3.
  如权利要求1或2所述的电子装置,其中,
所述包围壁的下表面由含钛的材质形成。

4.
  如权利要求1或2所述的所述的电子装置,其中,
所述包围壁的下表面具有凹凸。

5.
  一种电子装置的制造方法,包括如下工序:
在基板上形成基底层的工序;
在所述基底层之上形成功能元件的工序;
在所述基板上形成晶体管的工序;
形成对所述功能元件以及所述晶体管进行覆盖的第一绝缘层的工序;
形成对所述第一绝缘层的耐腐蚀层进行覆盖的工序;
将所述基底层上的所述耐腐蚀层去除的工序;
形成对所述耐腐蚀层以及所述第一绝缘层进行覆盖的第二绝缘层的工序;
对所述第二绝缘层进行蚀刻而使所述晶体管上的所述耐腐蚀层露出,并且对所述第二绝缘层以及所述第一绝缘层进行蚀刻从而以至少部分包围所述功能元件的形状使所述基底层露出的工序;
对露出的所述耐腐蚀层进行蚀刻而使所述晶体管上的所述第一绝缘层露出,并且对露出的所述基底层进行蚀刻从而在所述基底层上形成开口的工序;
将所述晶体管上的所述第一绝缘层去除的工序;
在所述晶体管上以及所述开口上形成导电层的工序。

6.
  如权利要求5所述的电子装置的制造方法,其中,
在所述基底层上形成开口的工序中,贯穿了露出的所述基底层,
所述电子装置的制造方法还包括在与所述开口相对应的位置的所述基板上形成凹部的工序,
在所述晶体管上以及所述开口上形成导电层的工序中,在所述凹部中形成导电层。

7.
  如权利要求5或6所述的电子装置的制造方法,其中,
在形成所述导电层的工序中包括形成钛层的工序。

8.
  一种振荡器,其中,
将权利要求1或权利要求2所述的电子装置作为所述振荡器,且所述振荡器还包括对所述功能元件进行驱动的电路部。

9.
  一种振荡器,其中,
将权利要求3所述的电子装置作为所述振荡器,且所述振荡器还包括对所述功能元件进行驱动的电路部。

10.
  一种振荡器,其中,
将权利要求4所述的电子装置作为所述振荡器,且所述振荡器还包括对所述功能元件进行驱动的电路部。

说明书

电子装置及其制造方法、以及振荡器
技术领域
本发明涉及一种电子装置及其制造方法、以及振荡器。
背景技术
已知一种将MEMS(Micro Electro Mechanical Systems:微机电系统)等的功能元件配置在被形成于基板上的空腔中的电子装置。例如,在专利文献1中记载有一种将功能元件形成在基板上的电子装置。专利文献1中所记载的电子装置通过如下方式而被制造,即,在基板上形成功能元件,且以覆盖功能元件的方式形成层间绝缘层,并将位于功能元件周围的层间绝缘层去除(脱模蚀刻)从而形成空腔。
近年来,电子装置的微型化取得了进展,通路部、接头、保护环等的尺寸逐渐变得非常小。在利用较薄的保护环等形成如上述引用文献1所记载的电子装置那样的空腔的情况下,存在如下可能性,即,在脱模蚀刻时侧壁容易决口,从而使未预定的区域的层间绝缘层被去除。此外,由此使得脱模蚀刻的时间管理中的余量变小。此外,由于侧壁较薄,因此也存在机械强度不足的可能性。
而且,在同一基板上形成晶体管的情况下,存在为了使晶体管与接头的接合更加良好而使钛层介于其间的情况。而且,在通过同一处理形成覆盖空腔的侧壁与接头的情况下,由于在侧壁上形成有钛层,因此也存在如下可能性,即,在脱模蚀刻时该钛层将被蚀刻,从而使未预定的区域的层间绝缘层被去除。
专利文献1:日本特开2008-221435号公报
发明内容
本发明的几个方式所涉及的目的之一为,提供一种在形成于基板上的空腔内配置有功能元件的电子装置,并且提供一种容易进行脱模蚀刻、且 机械强度优良的可靠性较高的电子装置、振荡器、以及电子装置的制造方法。
本发明是为了解决上述的课题的至少一部分而完成的发明,并且可以作为以下方式或应用例而实现。
应用例1
本发明所涉及的电子装置的一个方式为,包括:基板;基底层,其被形成在所述基板上且具有开口;功能元件,其被设置在所述基底层上;包围壁,其为形成对所述功能元件进行收纳的空腔的包围壁,并且至少一部分被配置于所述开口内。
在本应用例所涉及的电子装置中,包围壁的一部分被埋入配置在基底层的开口内。由此,由于包围壁被嵌入在成为基部的基底层中,因此提高了形成空腔的部件的机械强度。此外,由此,能够使脱模蚀刻时蚀刻剂漏出的路径延长,并因能够较大程度地获得脱模蚀刻时的处理余量(时间余量)而使制造容易。
应用例2
在应用例1中,所述开口可以贯穿所述基底层,所述基板可以在与所述基底层的所述开口相对应的位置处具有凹部,可以使所述包围壁的至少一部分被配置于所述凹部内。
在本应用例的电子装置中,包围壁的一部分被埋入配置在基板的凹部内。由此,能够进一步提高包围壁的机械强度,而且由此能够进一步延长脱模蚀刻时蚀刻剂漏出的路径。
应用例3
在应用例1或应用例2中,所述包围壁的下表面可以由含钛材料形成。
在本应用例所涉及的电子装置中,由钛构成的部分被配置于远离成为空腔的部分的位置上。因此,蚀刻剂很难与脱模蚀刻时容易被蚀刻剂所侵蚀的部分相接触。由此,能够降低蚀刻剂漏出的可能性。
应用例4
在应用例1至应用例3中的任意一个示例中,所述包围壁的下表面可以具有凹凸。
在本应用例的电子装置中,进一步提高了包围壁的机械强度,而且,能够进一步延长脱模蚀刻时蚀刻剂漏出的路径。
应用例5
本发明所涉及的电子装置的制造方法的一个方式为,包括如下工序:在基板上形成基底层的工序;在所述基底层之上形成功能元件的工序;在所述基板上形成晶体管的工序;形成对所述功能元件以及所述晶体管进行覆盖的第一绝缘层的工序;形成对所述第一绝缘层的耐腐蚀层进行覆盖的工序;将所述基底层上的所述耐腐蚀层去除的工序;形成对所述耐腐蚀层以及所述第一绝缘层进行覆盖的第二绝缘层的工序;对所述第二绝缘层进行蚀刻而使所述晶体管上的所述耐腐蚀层露出,并且对所述第二绝缘层以及所述第一绝缘层进行蚀刻从而以至少部分包围所述功能元件的形状使所述基底层露出的工序;对露出的所述耐腐蚀层进行蚀刻而使所述晶体管上的所述第一绝缘层露出,并且对露出的所述基底层进行蚀刻从而在所述基底层上形成开口的工序;将所述晶体管上的所述第一绝缘层去除的工序;在所述晶体管上及所述开口上形成导电层的工序。
根据本应用例的制造方法,能够制造出可较大程度地获得用于形成空腔的第一绝缘层的蚀刻(脱模蚀刻)时的处理余量(时间余量)、且机械强度优良的可靠性较高的电子装置。
应用例6
在应用例5中,在所述基底层上形成开口的工序中,可以采用贯穿了露出的所述基底层的方式,而且所述电子装置的制造方法可以还包括在与所述开口相对应的位置的所述基板上形成凹部的工序,在所述晶体管上以及所述开口上形成导电层的工序中,可以在所述凹部中形成所述导电层。
根据本应用例的电子装置的制造方法,能够制造出进一步提高了包围壁的机械强度、而且在脱模蚀刻时蚀刻剂的漏出路径更长的电子装置。
应用例7
在应用例5或应用例6中,在形成所述导电层的工序中可以包括形成钛层的工序。
根据本应用例的电子装置的制造方法,能够制造出接头的导电性良好的电子装置,且钛层被形成于远离空腔的位置上。因此,在脱模蚀刻时钛层不易与蚀刻剂接触。由此,能够降低蚀刻剂漏出的可能性。
应用例8
本发明涉及的振荡器的一个方式为,应用例1至应用例4所记载的电子装置,且所述振荡器还包括对所述功能元件进行驱动的电路部。在本应用例所涉及的振荡器中,功能元件被配置于机械强度良好的空腔内。因此,本应用例所涉及的振荡器可靠性较高。此外,由此,能够延长脱模蚀刻时蚀刻剂漏出的路径,并由于能够较大程度地获得脱模蚀刻时的处理余量(时间余量)因而制造容易。
在本说明书中,在将“上方”这一措辞用于例如“在特定的部件(以下,称为“A”)的“上方”形成其他特定的部件(以下,称为“B”)”等的情况下,使用“上方”这一措辞的情况被设为包括如在A上直接形成B的这种情况、和如在A上经由其他部件而形成B的这种情况。
附图说明
图1为实施方式所涉及的电子装置100的截面的示意图。
图2为实施方式所涉及的电子装置100的截面的示意图。
图3为改变例所涉及的电子装置200的主要部分的截面的示意图。
图4为改变例所涉及的电子装置300的主要部分的截面的示意图。
图5为实施方式所涉及的电子装置的制造方法的一个工序中的截面的示意图。
图6为实施方式所涉及的电子装置的制造方法的一个工序中的截面的示意图。
图7为实施方式所涉及的电子装置的制造方法的一个工序中的截面的示意图。
图8为实施方式所涉及的电子装置的制造方法的一个工序中的截面的示意图。
图9为实施方式所涉及的电子装置的制造方法的一个工序中的截面的示意图。
图10为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。
图11为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。
图12为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。
图13为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。
图14为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。
图15为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。
图16为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。
图17为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。
图18为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。
图19为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。
图20为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。
图21为表示实施方式所涉及的振荡器的电路图。
图22为表示实施方式的改变例所涉及的振荡器的电路图。
具体实施方式
以下对本发明的几个实施方式进行说明。在下文中进行说明的实施方式为,对本发明一个示例进行说明的实施方式。本发明完全不被限定于以下的实施方式,也包括在不改变本发明的要旨的范围内而实施的各种改变方式。另外,在下文中被说明的结构的全部不一定为本发明必需的结构。
1.电子装置
1.1.电子装置
参照附图对本发明的实施方式所涉及的电子装置进行说明。图1为示意性地图示了本实施方式所涉及的电子装置100的截面的图。图2为示意性地图示了本实施方式所涉及的电子装置100的剖视图。图1相当于沿图2中的II-II线的截面,图2相当于沿图1中的I-I线的截面。
如图1以及图2所示,电子装置100具有:基板10、基底层20、功能元件30、包围壁40,所述包围壁40形成对功能元件30进行收纳的空腔1。
基板10具有第一区域A1,所述第一区域A1形成有对功能元件30进行收纳的空腔1。作为基板10,例如能够使用硅(Si)基板等的半导体基板。作为基板10,也可以使用陶瓷基板、玻璃基板、蓝宝石基板、合成树脂基板等的各种基板。基板10的厚度例如为100μm~400μm。在基板10上,也可以形成有沟槽绝缘层、LOCOS(Local Oxidation of Slilicon:硅的局部氧化)绝缘层、半埋入式LOCOS绝缘层。此外,在基板10上,也可以形成有如图示那样的STI(Shallow Trench Isolation:浅沟槽隔离)11。
基底层20被形成在基板10上。基底层20在俯视观察时至少被形成于,形成有空腔1的第一区域A1以及包围壁40外侧的区域内。作为基底层20的材质,例如可列举出氮化硅(SiN)、氮氧化硅(SiON)。基底层20的厚度例如为0.1μm以上50μm以下,优选为0.5μm以上30μm以下,更优选为1μm以上20以下。基底层20能够作为形成空腔1时的蚀刻阻挡件而发挥功能。基底层20成为形成空腔1的部件的一部分。
基底层20具有开口22。开口22在俯视观察时被形成为包围功能元件30。由于在开口22中配置有包围壁40的一部分,因此开口22包围功能元件30的形状也可以具有用于供功能元件30的配线穿过的缝隙。此外,虽然开口22在图2的示例中在俯视观察时被形成为直线状,但也可以在俯视观察时被形成为弯曲的线状或曲线状。开口22的宽度以及深度未被特别限定。但是,由于在开口22内配置有包围壁40,因此优选为设为能够在包围壁40的形成过程中埋入的宽度以及深度。此外,从使脱模蚀刻时的蚀刻剂不易漏出的观点、以及避开相对于蚀刻剂的弱点的观点出发,开口22的深度优选为更深。作为开口22的具体的宽度为0.1μm以上10μm以下,优选为0.2μm以上5μm以下,更优选为0.5μm以上5μm以下,特别优选 为0.5μm以上3μm以下。作为开口22的具体深度为0.1μm以上10μm以下,优选为0.2μm以上5μm以下,更优选为0.5μm以上5μm以下,特别优选为0.5μm以上3μm以下。另外,虽然通过改变例的事项而在将后文叙述,但开口22也可以贯穿基底层20。在开口22内,配置有包围壁40的至少一部分。
包围壁40被配置在基板10上,并成为形成空腔1的侧壁的一部分。在图1所示的示例中,包围壁40在基底层20上的开口22内,且被形成为包围空腔1的形状,并且被形成为在俯视观察时与开口22重叠。包围壁40作为划分空腔1的侧壁的一部分而发挥作用。包围壁40也可以为划分空腔1的侧壁的全部。虽然包围壁40在图2的示例中在俯视观察时被形成为直线状,但也可以在俯视观察时被形成为弯曲的线状或曲线状。包围壁40也可以视为保护环。
如图2所示,包围壁40被配置为包围功能元件30。但是,可以不包围整周,也可以如图示那样空有间隙。包围壁40的平面形状只要为至少部分包围功能元件30的形状即可,并未被特别限定。包围壁40可以与周围的部件电连接。包围壁40的厚度为0.1μm以上10μm以下,优选为0.2μm以上5μm以下,更优选为0.5μm以上5μm以下,特别优选为0.5μm以上3μm以下。
作为包围壁40的材质,可列举出铜(Cu)、钨(W)、钛(Ti)等的金属或合金。此外,作为包围壁40的材质,也可以采用W或Cu或者它们的合金,如果采用Cu或其合金,则能够利用例如单镶嵌法(Single-Damascene)、双镶嵌法(Dual-Damascene)等来形成,从而出现生产率良好的情况。
包围壁40也可以由含钛的材质形成。例如,通过在包围壁40的下表面上配置含钛的层,从而能够对包围壁40与开口22的接触部分进行净化。此外,在基板10上形成有晶体管72、且通过同一处理而形成包围壁40与晶体管72的接头61的情况下,通过在接头61的下表面(包围壁40的下表面)上配置含钛的层,从而能够使紧贴性良好。在包围壁40上设置钛层的情况下,更优选为设置在包围壁40的下表面上,并尽可能地缩小钛金属与空腔1接触的面积。
包围壁40的至少一部分被设置于基底层20的开口22内。虽然包围壁40被埋入开口22中的深度并未被特别限定,但优选为更深。包围壁40的被埋入的深度(即,开口22的深度)例如为0.1μm以上5μm以下,优选为0.2μm以上4μm以下,更优选为0.3μm以上3μm以下。
本实施方式的电子装置100具有盖体50。盖体50被配置于包围壁40的上方,并且被形成为覆盖空腔1。盖体50也可以如图示那样从包围壁40经由其他部件而被形成。虽然盖体50可以由一个部件构成,但也可以由具有贯通孔52的部件、和对具有该贯通孔52的部件的贯通孔52进行密封的部件而构成。在盖体50由一个部件构成的情况下,电子装置100可以具有用于对空腔1进行脱模蚀刻的孔或密封部件等的其他结构。在图示的示例中,盖体50由具有贯通孔52的第一密封层54、和被层叠在第一密封层54上并对贯通孔52进行密封的第二密封层56构成。
第一密封层54具有贯通孔52。贯通孔52的数量未被限定。第一密封层54例如能够由从Al、Cu、Tin、TaN、Ti、Ta、W、Au、Pt、Co以及Ni组成的组群中选出的一种或两种以上的合金或者复合氮化物形成。此外,第一密封层54也可以为两层以上的层叠结构。第一密封密封层54的厚度可以设为例如0.1μm以上10μm以下。
第二密封层56被形成在第一密封层54上。第二密封层56能够封闭第一密封层54的贯通孔52。作为第二密封层56的材质,例如可列举出Al、Cu、Ti、W。在第二密封层56的材质包含由从Al、W以及Cu组成的组群中选出的一种或两种以上的合金所构成的层的情况下,能够提高对空腔1进行保持的机械强度。第二密封层56的膜厚例如为1μm~5μm。第一密封层54以及第二密封层56从上方覆盖空腔1,从而能够作为对空腔1进行密封的盖体50而发挥作用。
空腔1为用于收纳功能元件30的空间。空腔1被形成在基板10的第一区域A1内。在图示的例子中,空腔1通过包括基底层20、包围壁40以及盖体50的结构而被划分形成。空腔1内例如能够置为减压状态,由此能够实现功能元件30的动作精度的提高。
功能元件30被形成在基底层20上。此外,功能元件30被配置于空腔1内。功能元件30只要能够被收纳于空腔1中便可任意设置,并未被特别限定。作为功能元件30,例如能够例示出振子、水晶振子、SAW(弹性表面 波)元件、加速度传感器、陀螺仪、微型致动器等。作为功能元件30的具体示例,能够列举出具有被形成于如图示那样的基底层20上的固定电极32、与以离开固定电极32的方式而被形成的可动电极34的振子。固定电极32以及可动电极34可以与未图示的配线层连接。作为固定电极32以及可动电极34的材质,例如可列举出通过掺杂预定的杂质从而被赋予了导电性的多晶硅。
1.2.其他结构
本实施方式的电子装置100除了具有上述结构之外,也可以具有例如由晶体管72、层间绝缘层80、接头61、配线62、通路部63、焊盘64及保护层85等所形成的电路部70、以及保护环69等的结构。
如图1所示,在基板10上,可以形成有用于驱动功能元件30的电路部70。电路部70可以由晶体管72与电容器(未图示)等构成。电路部70例如包括晶体管72。晶体管72被形成在基板10上。晶体管72例如为,具有栅极绝缘膜74、栅极电极75、源极或漏极区域78、和侧壁76的MOS晶体管。此外,在图示的示例中,于基板10的第二区域A2内形成有配线62、通路部63。配线62、通路部63例如也可以与构成电路部70的其他元件(未图示)电连接。
晶体管72的栅极绝缘膜74被形成在基板10上。栅极绝缘膜74例如由氧化硅层构成。栅极绝缘膜74被夹持于基板10与栅极电极75之间。栅极电极75的材质例如为,通过掺杂预定的杂质从而被赋予了导电性的多结晶硅。源极或漏极区域78被形成在基板10上。源极或漏极区域78通过在基板10中掺杂预定的杂质从而被形成。侧壁76被形成于栅极电极75的侧方。侧壁76的材质例如为,氧化硅(SiO2)、氮化硅(Si3N4)、或者氮氧化硅(SiON)。
在图示的示例中,层间绝缘层80被形成于基板10的上方。虽然在图1所示的示例中,电子装置100的层间绝缘层80被连续绘制,但层间绝缘层80也可以为多层的层叠体。作为层间绝缘层80的材质,例如可列举出氧化硅(SiO2)。另外,空腔1相当于去除了层间绝缘层80的区域。
接头61被形成在栅极电极75上、以及源极或漏极区域78上。接头61的材质例如可以采用与包围壁40相同的材质。
配线62被形成在接头61上、以及包围壁40上。配线62中的、被形成在包围壁40上的部分,可以以围绕空腔1的方式而被形成,并与包围壁40一起构成空腔1的侧壁的一部分。作为配线62的材质,例如可列举出多晶硅(poly-Silicon)、或铝(Al)、铜(Cu)、钨(W)等的金属或其合金。
通路部63被形成在配线62上。通路部63将配线62与焊盘64连接起来从而构成电路。通路部63的材质例如可以采用与包围壁40相同的材质。
保护环69被形成在配线62中的、被形成在包围壁40上的配线62上。保护环69可以以围绕空腔1的方式而被形成,并与包围壁40一起构成空腔1的侧壁的一部分。保护环69的材质例如可以采用与包围壁40相同的材质。
焊盘64被形成在通路部63上。焊盘64的材质例如为,与盖体50的第一密封层54相同的材质。
保护层85例如可以被形成在层间绝缘层80上、以及盖体50上。作为保护层85的材质,可列举出氧化硅、氮化硅等。保护层85例如能够作为钝化层而发挥作用。
电子装置100还可以具有未图示的树脂层、焊盘、外部端子、配线层、抗蚀层等。此外,电子装置100也可以为WCSP结构。
在电子装置100中,在包围壁40于俯视观察时无缝包围空腔1的情况下,包围壁40将被配置于空腔1的中心与晶体管72之间。但是,例如,在由于功能元件30的配线等而使包围壁40的一部分变得不连续(有间隙)、且电子装置100包含晶体管72的情况下,优选为,包围壁40被配置于空腔1的中心与晶体管72之间。即,优选为,如图2所示,在俯视观察时包围壁40的不连续的部分(间隙)以避开空腔1的中心与晶体管72之间的方式而被配置。如果采用这种方式,则由于制造时的蚀刻中的蚀刻剂会被包围壁40截流,从而不易朝向晶体管72的方向漏出,因此例如能够提高电子装置100的制造成品率,并能够提高生产率。
1.3.作用效果
在本实施方式的电子装置100中,包围壁40的一部分被埋入配置在基底层20的开口22内。由此,由于包围壁40被嵌入成为基部的基底层20中,因此提高了形成空腔1的部件的机械强度。
此外,通过将包围壁40的一部分埋入配置在基底层20的开口22内,从而使脱模蚀刻时相对于蚀刻剂的耐腐蚀性较小的包围壁40以及基底层20的界面,在剖视观察时弯曲形成。即,使在脱模蚀刻时蚀刻剂侵蚀两者的界面而向空腔1的外侧漏出的路径变长。由此,能够较大程度地获得脱模蚀刻时的处理余量(时间余量),并使制造容易化。
1.4.改变例
图3以及图4为,示意性地放大图示了改变例所涉及的电子装置200以及电子装置300的主要部分的截面的图。图3以及图4放大图示了包围壁40的下部附近。
在下文中叙述的改变例所涉及的电子装置200以及电子装置300除了与包围壁40的下部附近的结构不同之外,其余部分均与上文所述的电子装置100相同。因此,对与上文中叙述的相同部件标记相同的符号并省略详细说明。
如图3所示,在改变例所涉及的电子装置200中,被形成于基底层20的开口22贯穿了基底层20。而且,在与该开口22相对应的位置的基板10上形成有凹部13。而且,包围壁40的下部被配置于开口22内以及凹部13内。另外,在电子装置200中,在基板10上形成有STI的情况下,优选为,凹部13以避开形成有STI11的区域的方式而被形成。
在电子装置200中,由于包围壁40被嵌入到与成为基部的基底层20相比而更深的基板10中,因此进一步提高了形成空腔1的部件的机械强度。此外,使脱模蚀刻时蚀刻剂向空腔1的外侧漏出的路径变得更长。由此,能够更大地获得脱模蚀刻时的处理余量(时间余量),从而使制造容易化。
另外,在如电子装置200那样形成凹部13的情况下,能够通过如下方式而形成,即,在形成基底层20的开口22的工序中,通过蚀刻来贯穿开口22,并穿过该贯穿的开口22(将基底层20作为掩模)而对基板10进行蚀刻。
接下来,如图4所示,在改变例所涉及的电子装置300中,在包围壁40的下表面上形成凹凸。虽然在图示的示例中,基底层20的开口22成为沿着该凹凸的形状,但在开口22贯穿了的情况下,也可以使基板10的凹部13的底面成为沿着凹凸的形状。凹凸的大小与形状并未被特别限定,例 如,能够设为凹窝状、条纹状,并且既可以是规则的形状也可以是不规则的形状。另外,在图4中省略绘制基底层20的剖面线。
在电子装置300中,在包围壁40的下表面上形成有凹凸,从而增大了包围壁40与基底层20之间的接触面积,由此提高了紧贴性。因此,进一步提高了形成空腔1的部件的机械强度。此外,脱模蚀刻时蚀刻剂向空腔1的外侧漏出的路径,与包围壁40的下表面为平坦的情况相比而变长。由此,能够较大程度地获得脱模蚀刻时的处理余量(时间余量),从而使制造容易化。
另外,在如电子装置300那样形成凹凸的情况下,能够通过在形成基底层20的开口22的工序中实施图案形成、或将在蚀刻时所产生的残渣作为掩膜来利用从而形成。
2.电子装置的制造方法
接下来,参照附图对电子装置的制造方法进行说明。
图5~图20为,示意性地图示本实施方式所涉及的电子装置(上文所述的电子装置100)的制造工序的一部分的剖视图。
本实施方式的电子装置100的制造方法包括:在基板10上形成基底层20的工序;在基底层20之上形成功能元件30的工序;在基板10上形成晶体管72的工序;形成对功能元件30以及晶体管72进行覆盖的第一绝缘层81的工序;形成覆盖第一绝缘层81的耐腐蚀层90的工序;去除基底层20上的耐腐蚀层90的工序;形成对耐腐蚀层90以及第一绝缘层81进行覆盖的第二绝缘层82的工序;对第二绝缘层82进行蚀刻而使晶体管72上的耐腐蚀层90露出,并且对第二绝缘层82以及第一绝缘层81进行蚀刻而以至少部分包围功能元件30的形状使基底层20露出的工序;对露出的耐腐蚀层90进行蚀刻而使晶体管72上的第一绝缘层81露出,并且对露出的基底层20进行蚀刻从而在基底层20上形成开口22的工序;去除晶体管72上的第一绝缘层81的工序;在晶体管72上以及开口22上形成导电层的工序。
首先,如图5所示,在基板10上形成基底层20。基底层20例如通过CVD(Chemical Vapor Deposition:化学气相沉积)法、溅射法而被成膜。基底层20至少被形成于基板10上的第一区域A1内。基底层20也可以根据需要利用光刻技术以及蚀刻技术而被图案形成。
接下来,如图6所示,在基底层20上形成固定电极32、覆盖固定电极32的牺牲层33、以及可动电极34。固定电极32在通过CVD法或溅射法等对多晶硅等的半导体层(未图示)进行成膜之后,通过光刻技术以及蚀刻技术等进行图案形成从而形成。而且,向被图案形成后的半导体层中注入磷(P)或硼(B)等的杂质。
牺牲层33例如为氧化硅层。牺牲层33例如通过使固定电极32被热氧化而被形成。固定电极32的热氧化处理例如在800℃以上100℃以下的温度下实施。在该工序中,可以形成晶体管72的栅极绝缘膜74。栅极绝缘膜74通过使基板10被热氧化而被形成。牺牲层33的膜厚与栅极绝缘膜74的膜厚的关系,能够通过对固定电极32与基板10的结晶性或杂质浓度的关系进行调节来进行控制。另外,牺牲层33以及栅极绝缘膜74也可以使用CVD法或溅射法来形成。
可动电极34例如通过CVD法、溅射法、及光刻技术以及蚀刻技术等的图案形成从而被形成。而且,向可动电极34注入杂质。由此,能够对可动电极34赋予导电性。作为被注入的杂质,例如可列举出硅(P)或硼(B)。此外,也可以实施用于使杂质活化的热处理。
在本工序中被形成的固定电极32、牺牲层33以及可动电极34的层叠体,通过之后的脱模蚀刻来去除牺牲层33,从而成为由固定电极32以及可动电极34构成的功能元件30。
接下来,在基板10上形成晶体管72。本工序也可以与形成上文所述的层叠体的工序同时实施,还可以任意在其前后实施。本工序包括:在基板10上的、与第一区域A1不同的第二区域A2中,形成栅极绝缘膜74的工序;在栅极绝缘膜74上形成栅极电极75的工序;在基板10的预定区域中掺杂杂质以形成源极或漏极区域78的工序;形成侧壁76的工序。这些各个工序能够通过公知的方法来实施。
接下来,如图7所示,形成对基板10、晶体管72、基底层20、固定电极32以及可动电极34进行覆盖的第一绝缘层81。第一绝缘层81例如通过CVD法或涂敷(旋涂)法等来形成。
接下来,如图8所示,形成覆盖第一绝缘层81的耐腐蚀层90。耐腐蚀层90通过如下材质而被形成,即,相对于上下形成的第一绝缘层81、第二绝缘层82而具有选择性的材质,例如从由氮化硅、氮氧化硅、氮化铝、氧 化铝以及它们的复合物组成的组群中选出的至少一种的材质。由于存在所涉及的耐腐蚀曾90,因而能够将耐腐蚀层90作为蚀刻阻挡层来进行利用,由此能够很容易地实施在基底层20上形成开口22的工序。耐腐蚀层90通过CVD法、溅射法等而被形成。而且,如图9所示,将位于基底层20上的耐腐蚀层90去除,如图10所示,对第二绝缘层82进行全面成膜。第二绝缘层82例如通过CVD法或涂敷法等而被形成。
接下来,对第二绝缘层82、耐腐蚀层99、第一绝缘层81以及基底层20进行蚀刻并去除,从而形成用于形成栅极电极75、与源极或漏极区域78连接的接头61以及包围壁40的空间。在该工序中包括:对第二绝缘层82进行蚀刻而使晶体管72上的耐腐蚀层90露出,并且对第二绝缘层82以及第一绝缘层81进行蚀刻而以至少部分包围功能元件30的形状使基底层20露出的工序(图11);对露出的耐腐蚀层90进行蚀刻而使晶体管72上的第一绝缘层81露出,并且对露出的基底层20进行蚀刻从而在基底层20上形成开口22的工序(图12);去除晶体管72上的第一绝缘层81的工序(图13)。
在这些工序中的、对图11所示的第二绝缘层82进行蚀刻而使晶体管72上的耐腐蚀层90露出,并且对第二绝缘层82以及第一绝缘层81进行蚀刻而以至少部分包围功能元件30的形状使基底层20露出的工序中,也能够以在露出的基底层20上残留绝缘层的残渣的方式进行蚀刻。如果采用这种方式,则该残渣将作为掩膜而发挥的作用,并通过实施接下来的对基底层20进行蚀刻的工序,从而能够在开口22的底部产生凹凸。如果采用这种方式,则能够更容易地制造出上文所述的改变例所涉及的电子装置300。
另外,如图12所示,在蚀刻暴露出的耐腐蚀层90,暴露出晶体管72上的第一绝缘层81,同时蚀刻暴露出的基底层20以在基底层20上形成开口22的工序中,通过调节蚀刻时间,能够将基底层20的开口22的深度形成为预定的深度。另外,在本工序中,如果将蚀刻时间设定的较长,则能够使基底层20的开口22贯通到基底层20的下表面。而且,通过将基底层20作为掩膜蚀刻基板10,能够容易地制造出上述改变例涉及的电子装置200。
接下来,形成栅极电极75、与源极或漏极区域78连接的接头61、以及包围壁40。该工序能够通过利用蒸镀、溅射等而对W、Cu或其合金进行 成膜从而实施。此外,如果将材质设为Cu或其合金,则能够通过例如单镶嵌法、双镶嵌法等而形成。而且,在该工序中,也可以根据需要而通过钛来形成接头61以及包围壁40的下表面。即,该工序也可以包括形成钛层的工序。
当在接头61以及包围壁40的下表面上形成钛层时,例如能够使蚀刻残渣等的杂质吸收到钛层中,从而能够净化界面。由此,能够获得接头61与栅极电极75以及源极或漏极区域78之间的良好的电连接。此外,能够获得包围壁40与基底层20或基板10之间的良好的机械连接。另外,当采用以这种方式形成钛层的工序时,所形成的含钛的层将成为容易通过脱模蚀刻而被蚀刻的层。但是,即使在本实施方式的电子装置100及改变例所涉及的电子装置200以及电子装置300中都形成了钛层,也由于包围壁40位于与基底层20的上表面相比靠下方处,因此包围壁40的下表面的含钛的层被形成于远离成为空腔1的区域的位置处。因此,即使在采用形成钛层的工序而在接头61以及包围壁40的下表面上形成含钛的层的情况下,在本实施方式的电子装置100及改变例所涉及的电子装置200以及电子装置300中,也能够充分获得上文所述的效果,并能够充分抑制在脱模蚀刻时蚀刻剂漏出的情况。
接下来,如图15所示,通过溅射、图案形成等来形成与接头61连接的配线62、在包围壁40之上沿着包围壁40而进行围绕的配线62。接下来,如图16所示,形成第三绝缘层83。第三绝缘层83例如能够通过CVD法或涂敷法等来形成。接下来,如图17所示,形成与配线62连接的通路部63、在包围壁40的上方沿着包围壁40而进行围绕的保护环69。接下来,如图18所示,通过溅射、图案形成等来形成焊盘64以及覆盖第一区域A1的第一密封层54。在该工序之后,通过在第一密封层54上进行图案形成来形成使第三绝缘层83露出的贯通孔52。
接下来,如图19所示,形成保护层85。保护层85例如为氧化硅,并能够通过溅射、CVD等来形成。而且,如图20所示,通过贯通孔52,将被包围壁40、配线62、保护环69、以及第一密封层54包围的第三绝缘层83、第二绝缘层82、第一绝缘层81以及牺牲层33去除。即,在贯通孔52中,通过蚀刻剂或蚀刻气体而将存在于成为空腔1的区域内的第三绝缘层83、第二绝缘层82、第一绝缘层81以及牺牲层33去除,从而形成空腔1(在 本说明书中,将该工序称为脱模工序、脱模蚀刻等)。脱模工序例如能够通过使用了氢氟酸或缓冲氢氟酸(氢氟酸与氟化铵的混合液)等的湿蚀刻、使用了氟化氢类的气体等的干蚀刻等来实施。在本工序中,基底层20作为蚀刻阻挡层而发挥作用。通过经由该工序,从而在基板10的第一区域A1内形成有空腔1以及功能元件30。
在本实施方式的制造方法中,包围壁40的一部分被埋入配置在基底层20的开口22内。因此,蚀刻剂不易和在脱模蚀刻时相对于蚀刻剂的耐腐蚀性较小的包围壁40与其下方的部件之间的界面接触,而且,该界面在剖视观察时弯曲形成。即,使脱模蚀刻时蚀刻剂侵蚀两者的界面而向空腔1的外侧漏出的路径变长。由此,能够较大程度地获得脱模蚀刻时的处理余量(时间余量)。
而且,如图1所示,在第一密封层54上形成第二密封层56。第二密封层56例如通过溅射法、CVD法等的气相沉积法而被形成。第二密封层56通过利用气相沉积法而被形成,从而能够密封贯通孔52。此外,通过利用气相沉积法而被形成,从而也能够在减压状态下对空腔1内进行密封。另外,为了根据需要而与焊盘64等电连接,而如图1所示能够对保护层85进行图案形成。而且,通过利用光刻技术以及蚀刻技术来对第二密封层56图案形成从而形成盖体50,由此能够制造出电子装置100。
根据本实施方式的电子装置的制造方法,能够制造出形成空腔1的包围壁40的至少一部分被埋入到开口22中的电子装置。由此,能够制造出确保了较高的可靠性的电子装置。此外,根据本实施方式的电子装置的制造方法,由于在形成空腔1的包围壁40的至少一部分被埋入到开口22中的状态下对空腔1内进行蚀刻,因此能够充分抑制蚀刻时的蚀刻剂漏出到空腔1以外的区域内的情况。由此,至少能够较大程度地获得脱模蚀刻的时间管理中的余量,并能够提高制造成品率。
3.振荡器
接下来,参照附图对本实施方式所涉及的电子装置为振荡器的情况进行说明。在下文中,对电子装置100为振荡器的情况进行说明。图21为表示本实施方式所涉及的电子装置(振荡器)100的电路图。
如图21所示,振荡器100包括:功能元件(具体而言为MEMS振子)30、和反相放大电路110。
功能元件30具有与固定电极32电连接的第一端子30a、和与可动电极34电连接的第二端子30b。功能元件30的第一端子30a至少与反相放大电路110的输入端子110a交流连接。功能元件30的第二端子30b至少与反相放大电路110的输出端子110b交流连接。
虽然在图示的示例中,反相放大电路110由一个反相器构成,但也可以组合多个反相器(反相电路)或放大电路而构成,以满足所需的振荡条件。
振荡器100也可以被构成为包括针对反相放大电路的反馈电阻。在图21所示的示例中,反相放大电路110的输入端子与输出端子经由电阻120而被连接。
振荡器100被构成为,包括:第一电容器130,其被连接在反相放大电路110的输入端子110a与基准电位(接地电位)之间;第二电容器132,其被连接在反相放大电路110的输出端子110b与基准电位(基地电位)之间。由此,能够设为由功能元件30与电容器130、132构成共振电路的振荡电路。电子装置100输出通过该振荡电路取得的振荡信号f。
如图22所示,振荡器100还可以进一步具有分频电路140。分频电路140对振荡电路的输出信号Vout进行分频,并输出振荡信号f。由此,电子装置100例如能够获得频率低于输出信号Vout的频率的输出信号。另外,反相放大电路110、电阻120、电容器130、132以及分频电路140,例如构成了图1所示的电路部70。
上文所述的实施方式以及改变例为一个示例,并不限定于这些。例如,也能够适当组合各个实施方式以及各个改变例。
本发明并不限定于上文所述的实施方式,还能够有各种变形。例如,本发明包括与通过实施方式说明了的结构实质相同的结构(例如,功能、方法以及结果相同的结构、或者目的以及效果相同的结构)。此外,本发明包括置换了通过实施方式说明了的结构的非本质部分的结构。此外,本发明包括能够起到与通过实施方式说明了的结构相同的作用效果的结构或实现相同目的的结构。此外,本发明还包括在通过实施方式说明了的结构中附加了公知技术的结构。
符号说明
1…空腔;10…基板;11…STI;13…凹部;20…基底层;22…开口;30…功能元件;30a…第一端子;30b…第二端子;32…固定电极;33…牺牲层;34…可动电极;40…包围壁;50…盖体;52…贯通孔;54…第一密封层;56…第二密封层;61…接头;62…配线;63…通路部;64…焊盘;69…保护环;70…电路部;72…晶体管;74…栅极绝缘膜;75…栅极电极;76…侧壁;78…源极或漏极区域;80…层间绝缘层;81…第一绝缘层;82…第二绝缘层;83…第三绝缘层;85…保护层;90…耐腐蚀层;100、200、300…电子装置;A1…第一区域;A2…第二区域;110…反相放大电路;110a…输入端子;110b…输出端子;120…电阻;130…第一电容器;132…第二电容器;140…分频电路。

电子装置及其制造方法、以及振荡器.pdf_第1页
第1页 / 共22页
电子装置及其制造方法、以及振荡器.pdf_第2页
第2页 / 共22页
电子装置及其制造方法、以及振荡器.pdf_第3页
第3页 / 共22页
点击查看更多>>
资源描述

《电子装置及其制造方法、以及振荡器.pdf》由会员分享,可在线阅读,更多相关《电子装置及其制造方法、以及振荡器.pdf(22页珍藏版)》请在专利查询网上搜索。

1、10申请公布号CN104071741A43申请公布日20141001CN104071741A21申请号201410123288122申请日20140328201306825420130328JPB81B3/00200601B81C1/00200601H03H9/0220060171申请人精工爱普生株式会社地址日本东京72发明人吉泽隆彦74专利代理机构北京金信立方知识产权代理有限公司11225代理人黄威苏萌萌54发明名称电子装置及其制造方法、以及振荡器57摘要本发明提供一种电子装置及其制造方法、以及振荡器,本发明所涉及的电子装置包括基板;基底层,其被形成在所述基板上且具有开口;功能元件,其被设置。

2、在所述基底层上;包围壁,其为形成对所述功能元件进行收纳的空腔的包围壁,并且至少一部分被配置于所述开口内。30优先权数据51INTCL权利要求书2页说明书12页附图7页19中华人民共和国国家知识产权局12发明专利申请权利要求书2页说明书12页附图7页10申请公布号CN104071741ACN104071741A1/2页21一种电子装置,包括基板;基底层,其被形成在所述基板上且具有开口;功能元件,其被设置在所述基底层上;包围壁,其为形成对所述功能元件进行收纳的空腔的包围壁,并且至少一部分被配置于所述开口内。2如权利要求1所述的电子装置,其中,所述开口贯穿所述基底层,所述基板在与所述基底层的所述开口。

3、相对应的位置处具有凹部,所述包围壁的至少一部分被配置于所述凹部内。3如权利要求1或2所述的电子装置,其中,所述包围壁的下表面由含钛的材质形成。4如权利要求1或2所述的所述的电子装置,其中,所述包围壁的下表面具有凹凸。5一种电子装置的制造方法,包括如下工序在基板上形成基底层的工序;在所述基底层之上形成功能元件的工序;在所述基板上形成晶体管的工序;形成对所述功能元件以及所述晶体管进行覆盖的第一绝缘层的工序;形成对所述第一绝缘层的耐腐蚀层进行覆盖的工序;将所述基底层上的所述耐腐蚀层去除的工序;形成对所述耐腐蚀层以及所述第一绝缘层进行覆盖的第二绝缘层的工序;对所述第二绝缘层进行蚀刻而使所述晶体管上的所。

4、述耐腐蚀层露出,并且对所述第二绝缘层以及所述第一绝缘层进行蚀刻从而以至少部分包围所述功能元件的形状使所述基底层露出的工序;对露出的所述耐腐蚀层进行蚀刻而使所述晶体管上的所述第一绝缘层露出,并且对露出的所述基底层进行蚀刻从而在所述基底层上形成开口的工序;将所述晶体管上的所述第一绝缘层去除的工序;在所述晶体管上以及所述开口上形成导电层的工序。6如权利要求5所述的电子装置的制造方法,其中,在所述基底层上形成开口的工序中,贯穿了露出的所述基底层,所述电子装置的制造方法还包括在与所述开口相对应的位置的所述基板上形成凹部的工序,在所述晶体管上以及所述开口上形成导电层的工序中,在所述凹部中形成导电层。7如权。

5、利要求5或6所述的电子装置的制造方法,其中,在形成所述导电层的工序中包括形成钛层的工序。8一种振荡器,其中,将权利要求1或权利要求2所述的电子装置作为所述振荡器,且所述振荡器还包括对所述功能元件进行驱动的电路部。权利要求书CN104071741A2/2页39一种振荡器,其中,将权利要求3所述的电子装置作为所述振荡器,且所述振荡器还包括对所述功能元件进行驱动的电路部。10一种振荡器,其中,将权利要求4所述的电子装置作为所述振荡器,且所述振荡器还包括对所述功能元件进行驱动的电路部。权利要求书CN104071741A1/12页4电子装置及其制造方法、以及振荡器技术领域0001本发明涉及一种电子装置及。

6、其制造方法、以及振荡器。背景技术0002已知一种将MEMS(MICROELECTROMECHANICALSYSTEMS微机电系统)等的功能元件配置在被形成于基板上的空腔中的电子装置。例如,在专利文献1中记载有一种将功能元件形成在基板上的电子装置。专利文献1中所记载的电子装置通过如下方式而被制造,即,在基板上形成功能元件,且以覆盖功能元件的方式形成层间绝缘层,并将位于功能元件周围的层间绝缘层去除(脱模蚀刻)从而形成空腔。0003近年来,电子装置的微型化取得了进展,通路部、接头、保护环等的尺寸逐渐变得非常小。在利用较薄的保护环等形成如上述引用文献1所记载的电子装置那样的空腔的情况下,存在如下可能性。

7、,即,在脱模蚀刻时侧壁容易决口,从而使未预定的区域的层间绝缘层被去除。此外,由此使得脱模蚀刻的时间管理中的余量变小。此外,由于侧壁较薄,因此也存在机械强度不足的可能性。0004而且,在同一基板上形成晶体管的情况下,存在为了使晶体管与接头的接合更加良好而使钛层介于其间的情况。而且,在通过同一处理形成覆盖空腔的侧壁与接头的情况下,由于在侧壁上形成有钛层,因此也存在如下可能性,即,在脱模蚀刻时该钛层将被蚀刻,从而使未预定的区域的层间绝缘层被去除。0005专利文献1日本特开2008221435号公报发明内容0006本发明的几个方式所涉及的目的之一为,提供一种在形成于基板上的空腔内配置有功能元件的电子装。

8、置,并且提供一种容易进行脱模蚀刻、且机械强度优良的可靠性较高的电子装置、振荡器、以及电子装置的制造方法。0007本发明是为了解决上述的课题的至少一部分而完成的发明,并且可以作为以下方式或应用例而实现。0008应用例10009本发明所涉及的电子装置的一个方式为,包括基板;基底层,其被形成在所述基板上且具有开口;功能元件,其被设置在所述基底层上;包围壁,其为形成对所述功能元件进行收纳的空腔的包围壁,并且至少一部分被配置于所述开口内。0010在本应用例所涉及的电子装置中,包围壁的一部分被埋入配置在基底层的开口内。由此,由于包围壁被嵌入在成为基部的基底层中,因此提高了形成空腔的部件的机械强度。此外,由。

9、此,能够使脱模蚀刻时蚀刻剂漏出的路径延长,并因能够较大程度地获得脱模蚀刻时的处理余量(时间余量)而使制造容易。0011应用例20012在应用例1中,所述开口可以贯穿所述基底层,所述基板可以在与所述基底层的说明书CN104071741A2/12页5所述开口相对应的位置处具有凹部,可以使所述包围壁的至少一部分被配置于所述凹部内。0013在本应用例的电子装置中,包围壁的一部分被埋入配置在基板的凹部内。由此,能够进一步提高包围壁的机械强度,而且由此能够进一步延长脱模蚀刻时蚀刻剂漏出的路径。0014应用例30015在应用例1或应用例2中,所述包围壁的下表面可以由含钛材料形成。0016在本应用例所涉及的电。

10、子装置中,由钛构成的部分被配置于远离成为空腔的部分的位置上。因此,蚀刻剂很难与脱模蚀刻时容易被蚀刻剂所侵蚀的部分相接触。由此,能够降低蚀刻剂漏出的可能性。0017应用例40018在应用例1至应用例3中的任意一个示例中,所述包围壁的下表面可以具有凹凸。0019在本应用例的电子装置中,进一步提高了包围壁的机械强度,而且,能够进一步延长脱模蚀刻时蚀刻剂漏出的路径。0020应用例50021本发明所涉及的电子装置的制造方法的一个方式为,包括如下工序在基板上形成基底层的工序;在所述基底层之上形成功能元件的工序;在所述基板上形成晶体管的工序;形成对所述功能元件以及所述晶体管进行覆盖的第一绝缘层的工序;形成对。

11、所述第一绝缘层的耐腐蚀层进行覆盖的工序;将所述基底层上的所述耐腐蚀层去除的工序;形成对所述耐腐蚀层以及所述第一绝缘层进行覆盖的第二绝缘层的工序;对所述第二绝缘层进行蚀刻而使所述晶体管上的所述耐腐蚀层露出,并且对所述第二绝缘层以及所述第一绝缘层进行蚀刻从而以至少部分包围所述功能元件的形状使所述基底层露出的工序;对露出的所述耐腐蚀层进行蚀刻而使所述晶体管上的所述第一绝缘层露出,并且对露出的所述基底层进行蚀刻从而在所述基底层上形成开口的工序;将所述晶体管上的所述第一绝缘层去除的工序;在所述晶体管上及所述开口上形成导电层的工序。0022根据本应用例的制造方法,能够制造出可较大程度地获得用于形成空腔的第。

12、一绝缘层的蚀刻(脱模蚀刻)时的处理余量(时间余量)、且机械强度优良的可靠性较高的电子装置。0023应用例60024在应用例5中,在所述基底层上形成开口的工序中,可以采用贯穿了露出的所述基底层的方式,而且所述电子装置的制造方法可以还包括在与所述开口相对应的位置的所述基板上形成凹部的工序,在所述晶体管上以及所述开口上形成导电层的工序中,可以在所述凹部中形成所述导电层。0025根据本应用例的电子装置的制造方法,能够制造出进一步提高了包围壁的机械强度、而且在脱模蚀刻时蚀刻剂的漏出路径更长的电子装置。0026应用例70027在应用例5或应用例6中,在形成所述导电层的工序中可以包括形成钛层的工序。0028。

13、根据本应用例的电子装置的制造方法,能够制造出接头的导电性良好的电子装置,且钛层被形成于远离空腔的位置上。因此,在脱模蚀刻时钛层不易与蚀刻剂接触。由此,说明书CN104071741A3/12页6能够降低蚀刻剂漏出的可能性。0029应用例80030本发明涉及的振荡器的一个方式为,应用例1至应用例4所记载的电子装置,且所述振荡器还包括对所述功能元件进行驱动的电路部。在本应用例所涉及的振荡器中,功能元件被配置于机械强度良好的空腔内。因此,本应用例所涉及的振荡器可靠性较高。此外,由此,能够延长脱模蚀刻时蚀刻剂漏出的路径,并由于能够较大程度地获得脱模蚀刻时的处理余量(时间余量)因而制造容易。0031在本说。

14、明书中,在将“上方”这一措辞用于例如“在特定的部件(以下,称为“A”)的“上方”形成其他特定的部件(以下,称为“B”)”等的情况下,使用“上方”这一措辞的情况被设为包括如在A上直接形成B的这种情况、和如在A上经由其他部件而形成B的这种情况。附图说明0032图1为实施方式所涉及的电子装置100的截面的示意图。0033图2为实施方式所涉及的电子装置100的截面的示意图。0034图3为改变例所涉及的电子装置200的主要部分的截面的示意图。0035图4为改变例所涉及的电子装置300的主要部分的截面的示意图。0036图5为实施方式所涉及的电子装置的制造方法的一个工序中的截面的示意图。0037图6为实施方。

15、式所涉及的电子装置的制造方法的一个工序中的截面的示意图。0038图7为实施方式所涉及的电子装置的制造方法的一个工序中的截面的示意图。0039图8为实施方式所涉及的电子装置的制造方法的一个工序中的截面的示意图。0040图9为实施方式所涉及的电子装置的制造方法的一个工序中的截面的示意图。0041图10为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。0042图11为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。0043图12为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。0044图13为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。0045图1。

16、4为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。0046图15为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。0047图16为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。0048图17为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。0049图18为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。0050图19为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。0051图20为实施方式所涉及的电子装置的制造方法的一个工序的截面的示意图。0052图21为表示实施方式所涉及的振荡器的电路图。0053图22为表示实施方式。

17、的改变例所涉及的振荡器的电路图。具体实施方式0054以下对本发明的几个实施方式进行说明。在下文中进行说明的实施方式为,对本发明一个示例进行说明的实施方式。本发明完全不被限定于以下的实施方式,也包括在不改变本发明的要旨的范围内而实施的各种改变方式。另外,在下文中被说明的结构的全部说明书CN104071741A4/12页7不一定为本发明必需的结构。00551电子装置005611电子装置0057参照附图对本发明的实施方式所涉及的电子装置进行说明。图1为示意性地图示了本实施方式所涉及的电子装置100的截面的图。图2为示意性地图示了本实施方式所涉及的电子装置100的剖视图。图1相当于沿图2中的IIII线。

18、的截面,图2相当于沿图1中的II线的截面。0058如图1以及图2所示,电子装置100具有基板10、基底层20、功能元件30、包围壁40,所述包围壁40形成对功能元件30进行收纳的空腔1。0059基板10具有第一区域A1,所述第一区域A1形成有对功能元件30进行收纳的空腔1。作为基板10,例如能够使用硅(SI)基板等的半导体基板。作为基板10,也可以使用陶瓷基板、玻璃基板、蓝宝石基板、合成树脂基板等的各种基板。基板10的厚度例如为100M400M。在基板10上,也可以形成有沟槽绝缘层、LOCOS(LOCALOXIDATIONOFSLILICON硅的局部氧化)绝缘层、半埋入式LOCOS绝缘层。此外。

19、,在基板10上,也可以形成有如图示那样的STI(SHALLOWTRENCHISOLATION浅沟槽隔离)11。0060基底层20被形成在基板10上。基底层20在俯视观察时至少被形成于,形成有空腔1的第一区域A1以及包围壁40外侧的区域内。作为基底层20的材质,例如可列举出氮化硅(SIN)、氮氧化硅(SION)。基底层20的厚度例如为01M以上50M以下,优选为05M以上30M以下,更优选为1M以上20以下。基底层20能够作为形成空腔1时的蚀刻阻挡件而发挥功能。基底层20成为形成空腔1的部件的一部分。0061基底层20具有开口22。开口22在俯视观察时被形成为包围功能元件30。由于在开口22中配。

20、置有包围壁40的一部分,因此开口22包围功能元件30的形状也可以具有用于供功能元件30的配线穿过的缝隙。此外,虽然开口22在图2的示例中在俯视观察时被形成为直线状,但也可以在俯视观察时被形成为弯曲的线状或曲线状。开口22的宽度以及深度未被特别限定。但是,由于在开口22内配置有包围壁40,因此优选为设为能够在包围壁40的形成过程中埋入的宽度以及深度。此外,从使脱模蚀刻时的蚀刻剂不易漏出的观点、以及避开相对于蚀刻剂的弱点的观点出发,开口22的深度优选为更深。作为开口22的具体的宽度为01M以上10M以下,优选为02M以上5M以下,更优选为05M以上5M以下,特别优选为05M以上3M以下。作为开口2。

21、2的具体深度为01M以上10M以下,优选为02M以上5M以下,更优选为05M以上5M以下,特别优选为05M以上3M以下。另外,虽然通过改变例的事项而在将后文叙述,但开口22也可以贯穿基底层20。在开口22内,配置有包围壁40的至少一部分。0062包围壁40被配置在基板10上,并成为形成空腔1的侧壁的一部分。在图1所示的示例中,包围壁40在基底层20上的开口22内,且被形成为包围空腔1的形状,并且被形成为在俯视观察时与开口22重叠。包围壁40作为划分空腔1的侧壁的一部分而发挥作用。包围壁40也可以为划分空腔1的侧壁的全部。虽然包围壁40在图2的示例中在俯视观察时被形成为直线状,但也可以在俯视观察。

22、时被形成为弯曲的线状或曲线状。包围壁40也可以视为保护环。0063如图2所示,包围壁40被配置为包围功能元件30。但是,可以不包围整周,也可说明书CN104071741A5/12页8以如图示那样空有间隙。包围壁40的平面形状只要为至少部分包围功能元件30的形状即可,并未被特别限定。包围壁40可以与周围的部件电连接。包围壁40的厚度为01M以上10M以下,优选为02M以上5M以下,更优选为05M以上5M以下,特别优选为05M以上3M以下。0064作为包围壁40的材质,可列举出铜(CU)、钨(W)、钛(TI)等的金属或合金。此外,作为包围壁40的材质,也可以采用W或CU或者它们的合金,如果采用CU。

23、或其合金,则能够利用例如单镶嵌法(SINGLEDAMASCENE)、双镶嵌法(DUALDAMASCENE)等来形成,从而出现生产率良好的情况。0065包围壁40也可以由含钛的材质形成。例如,通过在包围壁40的下表面上配置含钛的层,从而能够对包围壁40与开口22的接触部分进行净化。此外,在基板10上形成有晶体管72、且通过同一处理而形成包围壁40与晶体管72的接头61的情况下,通过在接头61的下表面(包围壁40的下表面)上配置含钛的层,从而能够使紧贴性良好。在包围壁40上设置钛层的情况下,更优选为设置在包围壁40的下表面上,并尽可能地缩小钛金属与空腔1接触的面积。0066包围壁40的至少一部分被。

24、设置于基底层20的开口22内。虽然包围壁40被埋入开口22中的深度并未被特别限定,但优选为更深。包围壁40的被埋入的深度(即,开口22的深度)例如为01M以上5M以下,优选为02M以上4M以下,更优选为03M以上3M以下。0067本实施方式的电子装置100具有盖体50。盖体50被配置于包围壁40的上方,并且被形成为覆盖空腔1。盖体50也可以如图示那样从包围壁40经由其他部件而被形成。虽然盖体50可以由一个部件构成,但也可以由具有贯通孔52的部件、和对具有该贯通孔52的部件的贯通孔52进行密封的部件而构成。在盖体50由一个部件构成的情况下,电子装置100可以具有用于对空腔1进行脱模蚀刻的孔或密封。

25、部件等的其他结构。在图示的示例中,盖体50由具有贯通孔52的第一密封层54、和被层叠在第一密封层54上并对贯通孔52进行密封的第二密封层56构成。0068第一密封层54具有贯通孔52。贯通孔52的数量未被限定。第一密封层54例如能够由从AL、CU、TIN、TAN、TI、TA、W、AU、PT、CO以及NI组成的组群中选出的一种或两种以上的合金或者复合氮化物形成。此外,第一密封层54也可以为两层以上的层叠结构。第一密封密封层54的厚度可以设为例如01M以上10M以下。0069第二密封层56被形成在第一密封层54上。第二密封层56能够封闭第一密封层54的贯通孔52。作为第二密封层56的材质,例如可列。

26、举出AL、CU、TI、W。在第二密封层56的材质包含由从AL、W以及CU组成的组群中选出的一种或两种以上的合金所构成的层的情况下,能够提高对空腔1进行保持的机械强度。第二密封层56的膜厚例如为1M5M。第一密封层54以及第二密封层56从上方覆盖空腔1,从而能够作为对空腔1进行密封的盖体50而发挥作用。0070空腔1为用于收纳功能元件30的空间。空腔1被形成在基板10的第一区域A1内。在图示的例子中,空腔1通过包括基底层20、包围壁40以及盖体50的结构而被划分形成。空腔1内例如能够置为减压状态,由此能够实现功能元件30的动作精度的提高。0071功能元件30被形成在基底层20上。此外,功能元件3。

27、0被配置于空腔1内。功能说明书CN104071741A6/12页9元件30只要能够被收纳于空腔1中便可任意设置,并未被特别限定。作为功能元件30,例如能够例示出振子、水晶振子、SAW(弹性表面波)元件、加速度传感器、陀螺仪、微型致动器等。作为功能元件30的具体示例,能够列举出具有被形成于如图示那样的基底层20上的固定电极32、与以离开固定电极32的方式而被形成的可动电极34的振子。固定电极32以及可动电极34可以与未图示的配线层连接。作为固定电极32以及可动电极34的材质,例如可列举出通过掺杂预定的杂质从而被赋予了导电性的多晶硅。007212其他结构0073本实施方式的电子装置100除了具有上。

28、述结构之外,也可以具有例如由晶体管72、层间绝缘层80、接头61、配线62、通路部63、焊盘64及保护层85等所形成的电路部70、以及保护环69等的结构。0074如图1所示,在基板10上,可以形成有用于驱动功能元件30的电路部70。电路部70可以由晶体管72与电容器(未图示)等构成。电路部70例如包括晶体管72。晶体管72被形成在基板10上。晶体管72例如为,具有栅极绝缘膜74、栅极电极75、源极或漏极区域78、和侧壁76的MOS晶体管。此外,在图示的示例中,于基板10的第二区域A2内形成有配线62、通路部63。配线62、通路部63例如也可以与构成电路部70的其他元件(未图示)电连接。0075。

29、晶体管72的栅极绝缘膜74被形成在基板10上。栅极绝缘膜74例如由氧化硅层构成。栅极绝缘膜74被夹持于基板10与栅极电极75之间。栅极电极75的材质例如为,通过掺杂预定的杂质从而被赋予了导电性的多结晶硅。源极或漏极区域78被形成在基板10上。源极或漏极区域78通过在基板10中掺杂预定的杂质从而被形成。侧壁76被形成于栅极电极75的侧方。侧壁76的材质例如为,氧化硅(SIO2)、氮化硅(SI3N4)、或者氮氧化硅(SION)。0076在图示的示例中,层间绝缘层80被形成于基板10的上方。虽然在图1所示的示例中,电子装置100的层间绝缘层80被连续绘制,但层间绝缘层80也可以为多层的层叠体。作为层。

30、间绝缘层80的材质,例如可列举出氧化硅(SIO2)。另外,空腔1相当于去除了层间绝缘层80的区域。0077接头61被形成在栅极电极75上、以及源极或漏极区域78上。接头61的材质例如可以采用与包围壁40相同的材质。0078配线62被形成在接头61上、以及包围壁40上。配线62中的、被形成在包围壁40上的部分,可以以围绕空腔1的方式而被形成,并与包围壁40一起构成空腔1的侧壁的一部分。作为配线62的材质,例如可列举出多晶硅(POLYSILICON)、或铝(AL)、铜(CU)、钨(W)等的金属或其合金。0079通路部63被形成在配线62上。通路部63将配线62与焊盘64连接起来从而构成电路。通路部。

31、63的材质例如可以采用与包围壁40相同的材质。0080保护环69被形成在配线62中的、被形成在包围壁40上的配线62上。保护环69可以以围绕空腔1的方式而被形成,并与包围壁40一起构成空腔1的侧壁的一部分。保护环69的材质例如可以采用与包围壁40相同的材质。0081焊盘64被形成在通路部63上。焊盘64的材质例如为,与盖体50的第一密封层54相同的材质。说明书CN104071741A7/12页100082保护层85例如可以被形成在层间绝缘层80上、以及盖体50上。作为保护层85的材质,可列举出氧化硅、氮化硅等。保护层85例如能够作为钝化层而发挥作用。0083电子装置100还可以具有未图示的树脂。

32、层、焊盘、外部端子、配线层、抗蚀层等。此外,电子装置100也可以为WCSP结构。0084在电子装置100中,在包围壁40于俯视观察时无缝包围空腔1的情况下,包围壁40将被配置于空腔1的中心与晶体管72之间。但是,例如,在由于功能元件30的配线等而使包围壁40的一部分变得不连续(有间隙)、且电子装置100包含晶体管72的情况下,优选为,包围壁40被配置于空腔1的中心与晶体管72之间。即,优选为,如图2所示,在俯视观察时包围壁40的不连续的部分(间隙)以避开空腔1的中心与晶体管72之间的方式而被配置。如果采用这种方式,则由于制造时的蚀刻中的蚀刻剂会被包围壁40截流,从而不易朝向晶体管72的方向漏出。

33、,因此例如能够提高电子装置100的制造成品率,并能够提高生产率。008513作用效果0086在本实施方式的电子装置100中,包围壁40的一部分被埋入配置在基底层20的开口22内。由此,由于包围壁40被嵌入成为基部的基底层20中,因此提高了形成空腔1的部件的机械强度。0087此外,通过将包围壁40的一部分埋入配置在基底层20的开口22内,从而使脱模蚀刻时相对于蚀刻剂的耐腐蚀性较小的包围壁40以及基底层20的界面,在剖视观察时弯曲形成。即,使在脱模蚀刻时蚀刻剂侵蚀两者的界面而向空腔1的外侧漏出的路径变长。由此,能够较大程度地获得脱模蚀刻时的处理余量(时间余量),并使制造容易化。008814改变例0。

34、089图3以及图4为,示意性地放大图示了改变例所涉及的电子装置200以及电子装置300的主要部分的截面的图。图3以及图4放大图示了包围壁40的下部附近。0090在下文中叙述的改变例所涉及的电子装置200以及电子装置300除了与包围壁40的下部附近的结构不同之外,其余部分均与上文所述的电子装置100相同。因此,对与上文中叙述的相同部件标记相同的符号并省略详细说明。0091如图3所示,在改变例所涉及的电子装置200中,被形成于基底层20的开口22贯穿了基底层20。而且,在与该开口22相对应的位置的基板10上形成有凹部13。而且,包围壁40的下部被配置于开口22内以及凹部13内。另外,在电子装置20。

35、0中,在基板10上形成有STI的情况下,优选为,凹部13以避开形成有STI11的区域的方式而被形成。0092在电子装置200中,由于包围壁40被嵌入到与成为基部的基底层20相比而更深的基板10中,因此进一步提高了形成空腔1的部件的机械强度。此外,使脱模蚀刻时蚀刻剂向空腔1的外侧漏出的路径变得更长。由此,能够更大地获得脱模蚀刻时的处理余量(时间余量),从而使制造容易化。0093另外,在如电子装置200那样形成凹部13的情况下,能够通过如下方式而形成,即,在形成基底层20的开口22的工序中,通过蚀刻来贯穿开口22,并穿过该贯穿的开口22(将基底层20作为掩模)而对基板10进行蚀刻。0094接下来,。

36、如图4所示,在改变例所涉及的电子装置300中,在包围壁40的下表面上形成凹凸。虽然在图示的示例中,基底层20的开口22成为沿着该凹凸的形状,但在开口22说明书CN104071741A108/12页11贯穿了的情况下,也可以使基板10的凹部13的底面成为沿着凹凸的形状。凹凸的大小与形状并未被特别限定,例如,能够设为凹窝状、条纹状,并且既可以是规则的形状也可以是不规则的形状。另外,在图4中省略绘制基底层20的剖面线。0095在电子装置300中,在包围壁40的下表面上形成有凹凸,从而增大了包围壁40与基底层20之间的接触面积,由此提高了紧贴性。因此,进一步提高了形成空腔1的部件的机械强度。此外,脱模。

37、蚀刻时蚀刻剂向空腔1的外侧漏出的路径,与包围壁40的下表面为平坦的情况相比而变长。由此,能够较大程度地获得脱模蚀刻时的处理余量(时间余量),从而使制造容易化。0096另外,在如电子装置300那样形成凹凸的情况下,能够通过在形成基底层20的开口22的工序中实施图案形成、或将在蚀刻时所产生的残渣作为掩膜来利用从而形成。00972电子装置的制造方法0098接下来,参照附图对电子装置的制造方法进行说明。0099图5图20为,示意性地图示本实施方式所涉及的电子装置(上文所述的电子装置100)的制造工序的一部分的剖视图。0100本实施方式的电子装置100的制造方法包括在基板10上形成基底层20的工序;在基。

38、底层20之上形成功能元件30的工序;在基板10上形成晶体管72的工序;形成对功能元件30以及晶体管72进行覆盖的第一绝缘层81的工序;形成覆盖第一绝缘层81的耐腐蚀层90的工序;去除基底层20上的耐腐蚀层90的工序;形成对耐腐蚀层90以及第一绝缘层81进行覆盖的第二绝缘层82的工序;对第二绝缘层82进行蚀刻而使晶体管72上的耐腐蚀层90露出,并且对第二绝缘层82以及第一绝缘层81进行蚀刻而以至少部分包围功能元件30的形状使基底层20露出的工序;对露出的耐腐蚀层90进行蚀刻而使晶体管72上的第一绝缘层81露出,并且对露出的基底层20进行蚀刻从而在基底层20上形成开口22的工序;去除晶体管72上的。

39、第一绝缘层81的工序;在晶体管72上以及开口22上形成导电层的工序。0101首先,如图5所示,在基板10上形成基底层20。基底层20例如通过CVD(CHEMICALVAPORDEPOSITION化学气相沉积)法、溅射法而被成膜。基底层20至少被形成于基板10上的第一区域A1内。基底层20也可以根据需要利用光刻技术以及蚀刻技术而被图案形成。0102接下来,如图6所示,在基底层20上形成固定电极32、覆盖固定电极32的牺牲层33、以及可动电极34。固定电极32在通过CVD法或溅射法等对多晶硅等的半导体层(未图示)进行成膜之后,通过光刻技术以及蚀刻技术等进行图案形成从而形成。而且,向被图案形成后的半。

40、导体层中注入磷(P)或硼(B)等的杂质。0103牺牲层33例如为氧化硅层。牺牲层33例如通过使固定电极32被热氧化而被形成。固定电极32的热氧化处理例如在800以上100以下的温度下实施。在该工序中,可以形成晶体管72的栅极绝缘膜74。栅极绝缘膜74通过使基板10被热氧化而被形成。牺牲层33的膜厚与栅极绝缘膜74的膜厚的关系,能够通过对固定电极32与基板10的结晶性或杂质浓度的关系进行调节来进行控制。另外,牺牲层33以及栅极绝缘膜74也可以使用CVD法或溅射法来形成。0104可动电极34例如通过CVD法、溅射法、及光刻技术以及蚀刻技术等的图案形成从而被形成。而且,向可动电极34注入杂质。由此,。

41、能够对可动电极34赋予导电性。作为被说明书CN104071741A119/12页12注入的杂质,例如可列举出硅(P)或硼(B)。此外,也可以实施用于使杂质活化的热处理。0105在本工序中被形成的固定电极32、牺牲层33以及可动电极34的层叠体,通过之后的脱模蚀刻来去除牺牲层33,从而成为由固定电极32以及可动电极34构成的功能元件30。0106接下来,在基板10上形成晶体管72。本工序也可以与形成上文所述的层叠体的工序同时实施,还可以任意在其前后实施。本工序包括在基板10上的、与第一区域A1不同的第二区域A2中,形成栅极绝缘膜74的工序;在栅极绝缘膜74上形成栅极电极75的工序;在基板10的预。

42、定区域中掺杂杂质以形成源极或漏极区域78的工序;形成侧壁76的工序。这些各个工序能够通过公知的方法来实施。0107接下来,如图7所示,形成对基板10、晶体管72、基底层20、固定电极32以及可动电极34进行覆盖的第一绝缘层81。第一绝缘层81例如通过CVD法或涂敷(旋涂)法等来形成。0108接下来,如图8所示,形成覆盖第一绝缘层81的耐腐蚀层90。耐腐蚀层90通过如下材质而被形成,即,相对于上下形成的第一绝缘层81、第二绝缘层82而具有选择性的材质,例如从由氮化硅、氮氧化硅、氮化铝、氧化铝以及它们的复合物组成的组群中选出的至少一种的材质。由于存在所涉及的耐腐蚀曾90,因而能够将耐腐蚀层90作为。

43、蚀刻阻挡层来进行利用,由此能够很容易地实施在基底层20上形成开口22的工序。耐腐蚀层90通过CVD法、溅射法等而被形成。而且,如图9所示,将位于基底层20上的耐腐蚀层90去除,如图10所示,对第二绝缘层82进行全面成膜。第二绝缘层82例如通过CVD法或涂敷法等而被形成。0109接下来,对第二绝缘层82、耐腐蚀层99、第一绝缘层81以及基底层20进行蚀刻并去除,从而形成用于形成栅极电极75、与源极或漏极区域78连接的接头61以及包围壁40的空间。在该工序中包括对第二绝缘层82进行蚀刻而使晶体管72上的耐腐蚀层90露出,并且对第二绝缘层82以及第一绝缘层81进行蚀刻而以至少部分包围功能元件30的形。

44、状使基底层20露出的工序(图11);对露出的耐腐蚀层90进行蚀刻而使晶体管72上的第一绝缘层81露出,并且对露出的基底层20进行蚀刻从而在基底层20上形成开口22的工序(图12);去除晶体管72上的第一绝缘层81的工序(图13)。0110在这些工序中的、对图11所示的第二绝缘层82进行蚀刻而使晶体管72上的耐腐蚀层90露出,并且对第二绝缘层82以及第一绝缘层81进行蚀刻而以至少部分包围功能元件30的形状使基底层20露出的工序中,也能够以在露出的基底层20上残留绝缘层的残渣的方式进行蚀刻。如果采用这种方式,则该残渣将作为掩膜而发挥的作用,并通过实施接下来的对基底层20进行蚀刻的工序,从而能够在开。

45、口22的底部产生凹凸。如果采用这种方式,则能够更容易地制造出上文所述的改变例所涉及的电子装置300。0111另外,如图12所示,在蚀刻暴露出的耐腐蚀层90,暴露出晶体管72上的第一绝缘层81,同时蚀刻暴露出的基底层20以在基底层20上形成开口22的工序中,通过调节蚀刻时间,能够将基底层20的开口22的深度形成为预定的深度。另外,在本工序中,如果将蚀刻时间设定的较长,则能够使基底层20的开口22贯通到基底层20的下表面。而且,通过将基底层20作为掩膜蚀刻基板10,能够容易地制造出上述改变例涉及的电子装置200。0112接下来,形成栅极电极75、与源极或漏极区域78连接的接头61、以及包围壁40。。

46、说明书CN104071741A1210/12页13该工序能够通过利用蒸镀、溅射等而对W、CU或其合金进行成膜从而实施。此外,如果将材质设为CU或其合金,则能够通过例如单镶嵌法、双镶嵌法等而形成。而且,在该工序中,也可以根据需要而通过钛来形成接头61以及包围壁40的下表面。即,该工序也可以包括形成钛层的工序。0113当在接头61以及包围壁40的下表面上形成钛层时,例如能够使蚀刻残渣等的杂质吸收到钛层中,从而能够净化界面。由此,能够获得接头61与栅极电极75以及源极或漏极区域78之间的良好的电连接。此外,能够获得包围壁40与基底层20或基板10之间的良好的机械连接。另外,当采用以这种方式形成钛层的。

47、工序时,所形成的含钛的层将成为容易通过脱模蚀刻而被蚀刻的层。但是,即使在本实施方式的电子装置100及改变例所涉及的电子装置200以及电子装置300中都形成了钛层,也由于包围壁40位于与基底层20的上表面相比靠下方处,因此包围壁40的下表面的含钛的层被形成于远离成为空腔1的区域的位置处。因此,即使在采用形成钛层的工序而在接头61以及包围壁40的下表面上形成含钛的层的情况下,在本实施方式的电子装置100及改变例所涉及的电子装置200以及电子装置300中,也能够充分获得上文所述的效果,并能够充分抑制在脱模蚀刻时蚀刻剂漏出的情况。0114接下来,如图15所示,通过溅射、图案形成等来形成与接头61连接的。

48、配线62、在包围壁40之上沿着包围壁40而进行围绕的配线62。接下来,如图16所示,形成第三绝缘层83。第三绝缘层83例如能够通过CVD法或涂敷法等来形成。接下来,如图17所示,形成与配线62连接的通路部63、在包围壁40的上方沿着包围壁40而进行围绕的保护环69。接下来,如图18所示,通过溅射、图案形成等来形成焊盘64以及覆盖第一区域A1的第一密封层54。在该工序之后,通过在第一密封层54上进行图案形成来形成使第三绝缘层83露出的贯通孔52。0115接下来,如图19所示,形成保护层85。保护层85例如为氧化硅,并能够通过溅射、CVD等来形成。而且,如图20所示,通过贯通孔52,将被包围壁40。

49、、配线62、保护环69、以及第一密封层54包围的第三绝缘层83、第二绝缘层82、第一绝缘层81以及牺牲层33去除。即,在贯通孔52中,通过蚀刻剂或蚀刻气体而将存在于成为空腔1的区域内的第三绝缘层83、第二绝缘层82、第一绝缘层81以及牺牲层33去除,从而形成空腔1(在本说明书中,将该工序称为脱模工序、脱模蚀刻等)。脱模工序例如能够通过使用了氢氟酸或缓冲氢氟酸(氢氟酸与氟化铵的混合液)等的湿蚀刻、使用了氟化氢类的气体等的干蚀刻等来实施。在本工序中,基底层20作为蚀刻阻挡层而发挥作用。通过经由该工序,从而在基板10的第一区域A1内形成有空腔1以及功能元件30。0116在本实施方式的制造方法中,包围壁40的一部分被埋入配置在基底层20的开口22内。因此,蚀刻剂不易和在脱模蚀刻时相对于蚀刻剂的耐腐蚀性较小的包围壁40与其下方的部件之间的界面接触,而且,该界面在剖视观察时弯曲形成。即,使脱模蚀刻时蚀刻剂侵蚀两者的界面而向空腔1的外侧漏出的路径变长。由此,能够较大程度地获得脱模蚀刻时的处理余量(时间余量)。0117而且,如图1所示,在第一密封层54上形成第二密封层56。第二密封层56例如通过溅射法、CVD法等的气相沉积法而被形成。第二密封层56通过利用气相沉积法而被形成,从而能够密封贯通孔52。此外,通。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 作业;运输 > 微观结构技术〔7〕


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1