显示装置.pdf

本发明在提供一种可抑制消耗电流增加的显示装置。其特征为：具备将第1电路部(4b1)予以多个连接而成的移位缓存器电路(4a1)，该第1电路部(4b1)具有：连接于负侧电位HVSS侧的p通道晶体管(PT1)；连接于正侧电位VHDD侧的p通道晶体管(PT2)；连接于p通道晶体管(PT1)的闸极与正侧电位HVDD之间的p通道晶体管(PT3)；连接于p通道晶体管(PT1)的闸极，且响应频率信号HCLK1而导通的p通道晶体管(PT4)；以及连接于p通道晶体管(PT4)与负侧电位HVSS之间，且响应频率信号HCLK1的反转频率信号的频率信号HCLK2而导通的p通道晶体管(PT5)。

1.  一种显示装置，具备将第1电路部分予以多个连接而成的移位缓存器电路，该第1电路部分具有：
连接于第1电位侧的第1导电型的第1晶体管；
连接于第2电位侧的第1导电型的第2晶体管；
连接于前述第1晶体管的闸极与前述第2电位之间的第1导电型的第3晶体管；
连接于前述第1晶体管的闸极，且响应第1信号而导通的第1导电型的第4晶体管；以及
连接于前述第4晶体管与前述第1电位之间，且在前述第1信号为使前述第4晶体管导通的信号时响应第2信号而切断的第1导电型的第5晶体管。

2.  如权利要求1所述的显示装置，其中，
在前述第1晶体管的源极、与前述第4晶体管以及前述第5晶体管的连接点之间连接有第1电容。

3.  如权利要求1或2所述的显示装置，其中，
前述第1信号为第1频率信号，
而前述第2信号在使输入前述第1频率信号的晶体管导通的期间以外的期间，具有使晶体管导通的期间的第2频率信号。

4.  如权利要求3所述的显示装置，其中，
前述第2频率信号为前述第1频率信号的反转频率信号。

5.  如权利要求1至4项中任一所述的显示装置，其中，
前述第1晶体管的闸极与源极之间连接有第2电容。

6.  如权利要求1项至5项中任一所述的显示装置，其中，
前述第3晶体管具有在前述第2晶体管为导通状态时使前述第1晶体管成为不导通状态的功能。

7.  如权利要求1项至6项中任一所述的显示装置，其中，
至少前述第1晶体管、前述第2晶体管、前述第3晶体管、前述第4晶体管及前述第5晶体管为p型的场效型晶体管。

8.  如权利要求1项至7项中任一所述的显示装置，其中，
前述移位缓存器电路适用于用以驱动漏极线的移位缓存器电路、以及用以驱动闸极线的移位缓存器电路的至少一方。

显示装置
技术领域
本发明涉及显示装置，尤其涉及具备移位缓存器电路的显示装置。
背景技术
公知已有一种具备负载电阻的电阻负载型的反相器(inverter)电路(请参照例如非专利文献1)。
此外，公知亦有一种具备上述非专利文献1所揭示的电阻负载型的反相器电路的移位缓存器电路。另外，移位缓存器电路例如用于将液晶显示装置或有机EL显示装置的闸极线或漏极线予以驱动的电路。图13为具备公知的电阻负载型的反相器电路的移位缓存器电路的电路图。参照图13，公知的第1段的移位缓存器电路104a1是由第1电路部分104b1与第2电路部分104c1所构成。此外，移位缓存器电路104a1的下一段的移位缓存器电路104a2则是由第1电路部分104b2与第2电路部分104c2所构成。
第1电路部分104b1具备n通道晶体管NT101及NT102；电容C101；以及电阻R101。以下，在本先前技术的说明中，n通道晶体管NT101、NT102及NT103分别称为晶体管NT101、NT102及NT103。晶体管NT101的漏极输入有启动信号ST，同时源极连接于节点(node)ND101。该晶体管NT101的闸极连接有频率信号线CLK1。此外，晶体管NT102的源极连接于负侧电位(VSS)，同时漏极连接于节点ND102。此外，电容C101的其中一方的电极连接于负侧电位(VSS)，同时另一方的电极则连接于节点ND101。此外，节点ND102与正侧电位(VDD)之间连接有电阻R101。通过晶体管NT102与电阻R101即构成反相器电路。
此外，第1段移位缓存器电路104a1的第2电路部分104c1，是由晶体管NT103、以及由电阻R102所构成的反相器电路所构成。晶体管NT103的源极连接于负侧电位(VSS)，同时漏极则连接于节点ND103。此外，晶体管NT103的闸极连接于第1电路部分104b1的节点ND102。此外，节点ND103与正侧电位(VDD)之间，连接有电阻R102。此外，从节点ND103输出第1段移位缓存器电路104a1的输出信号SR1。此外，节点ND103连接有第2段移位缓存器电路104a2的第1电路部分104b2。
此外，第2段以后的移位缓存器电路亦构成为与上述第1段移位缓存器电路104a1同样的构成。另外，后段的移位缓存器电路的第1电路部则构成为与前段的移位缓存器电路的输出节点连接。
图14为图13所示公知的移位缓存器电路的时序图。其次，参照图13以及图14说明公知的移位缓存器电路的动作。
首先，输入L准位的启动信号ST作为初期状态。然后，在将启动信号ST设为H准位之后，再将频率信号CLK1设为H准位。借此，由于对于第1段移位缓存器电路104a1的第1电路部分104b1的晶体管NT101的闸极供给H准位的频率信号CLK1，因此晶体管NT101成为导通(ON)状态。由于H准位的启动信号ST供给至晶体管NT102的闸极，因此晶体管NT102成为导通状态。由此，由于节点ND102的电位下降到L准位，因此晶体管NT103成为不导通(OFF)状态。由此，由于节点ND103的电位上升，因此从第1段移位缓存器电路104a1输出H准位的信号作为输出信号SR1。此H准位的信号，亦供给至第2段移位缓存器电路104a2的第1电路部分104b2。另外，频率信号CLK1为H准位的期间，H准位的电位蓄积于电容C101。
其次，将频率信号CLK1设为L准位。由此，晶体管NT101成为不导通状态。之后，将启动信号ST设为L准位。此际，即使晶体管NT101成为不导通状态，节点ND101的电位亦通过蓄积在电容C101之H准位的电位而保持于H准位，因此晶体管NT102仍保持导通状态。由此，由于节点ND102的电位保持于L准位，因此晶体管NT103的闸极的电位保持于L准位。由此，晶体管NT103由于保持于不导通状态，因此从第2电路部分104c1，持续输出H准位的信号作为输出信号SR1。
其次，将输入至第2段移位缓存器电路104a2的第1电路部分104b2的频率信号CLK2设为H准位。由此，在第2段移位缓存器电路104a2输入来自第1段移位缓存器电路104a1的H准位的输出信号SR1的状态下通过输入H准位的频率信号CLK2，而进行与上述第1段移位缓存器电路104a1同样的动作。因此，即从第2电路部分104c2输出H准位的输出信号SR2。
之后，将频率信号CLK1再度设为H准位。由此，第1电路部分104b1的晶体管NT101成为导通状态。此际，节点ND101的电位，由于启动信号ST成为L准位而下降至L准位。因此，晶体管NT102成为不导通状态，节点ND102的电位上升至H准位。由此，晶体管NT103成为导通状态，节点ND103地电位由H准位下降至L准位。因此，从第2电路部分104c1输出L准位的输出信号SR1。通过上述的动作，从各段的移位缓存器电路依序输出时序移位的H准位的输出信号(SR1、SR2、SR3、...)。
[非专利文献1]
岸野正刚着「半导体组件的基础」Ohmsha公司出版，1985年4月25日，pp.184-187。
发明内容
[发明所欲解决的问题]
但是，以图13所示的公知的移位缓存器电路而言，在第1段移位缓存器电路104a1中，由于输出信号SR1为H准位的期间，晶体管NT102保持在导通状态，因此会有贯通电流通过电阻R101及晶体管NT102而流动于正侧电位VDD与负侧电位VSS之间的不良情况。此外，输出信号SR1为L准位的期间，由于晶体管NT103保持在导通状态，因此会有贯通电流通过电阻R102及晶体管NT103而流动于正侧电位VDD与负侧电位VSS之间的不良情况。由此，输出信号SR1不论为H准位时或L准位时，均经常会有贯通电流流动于正侧电位VDD与负侧电位VSS之间的不良情况。此外，即使在其它段的移位缓存器电路，由于亦具有与第1段移位缓存器电路104a1同样的构成，因此与第1段移位缓存器电路104a1相同，无论输出信号为H准位或L准位时，均经常会有贯通电流流动于正侧电位VDD与负侧电位VSS之间的不良情况。其结果，在将上述公知的移位缓存器电路用于用以驱动液晶显示装置或有机EL显示装置的闸极线或漏极线的电路时，会有增加液晶显示装置或有机EL显示装置的消耗电流的问题。
本发明是为解决上述问题而研创，本发明的一目的是提供一种可抑制消耗电流增加的显示装置。
[解决问题的手段及发明的效果]
本发明的第1形态的显示装置具备将第1电路部予以多个连接而成的移位缓存器电路，该第1电路部具有：连接于第1电位侧的第1导电型的第1晶体管；连接于第2电位侧的第1导电型的第2晶体管；连接于第1晶体管的闸极与第2电位之间的第1导电型的第3晶体管；连接于第1晶体管的闸极，且响应第1信号而导通的第1导电型的第4晶体管；以及连接于第4晶体管与第1电位之间，且在第1信号为使第4晶体管导通的信号时响应第2信号而切断的第1导电型的第5晶体管。
在此一形态的显示装置中，如上所述，通过设置连接于第1晶体管的闸极，且响应第1信号而导通的第4晶体管；以及连接于第4晶体管与第1电位之间，且在第1信号为使第4晶体管导通的信号时响应第2信号而切断的第5晶体管，即可采用第1信号及第2信号，在4晶体管为导通状态时使第5晶体管成为不导通状态，同时在第4晶体管为不导通状态时使5晶体管成为导通状态。借此，由于第4晶体管以及第5晶体管的其中一方经常成为不导通状态，因此即使连接于第2电位的第3晶体管为导通状态时，亦可抑制贯通电流通过第3晶体管、第4晶体管以及第5晶体管而流动于第1电位与第2电位之间。其结果，可抑制消费电流增加。此外，通过将第1晶体管、第2晶体管、第3晶体管、第4晶体管、以及第5晶体管形成为第1导电型，与形成包括2种导电型的晶体管的移位缓存器电路的情况相比，可使离子注入制造过程的次数及离子注入屏蔽的片数减少。借此，即可简化制造过程，同时可削减制造成本。
在上述形态的显示装置中，较佳者为在第1晶体管的源极、与第4晶体管以及第5晶体管的连接点之间连接有第1电容。如以此方式构成，则第5晶体管为导通状态时，可将供给自第1电位的电荷存储于第1电容，因此之后第4晶体管成为导通状态，同时第5晶体管成为不导通状态时，可通过存储于第1电容的电荷而使第1晶体管成为导通状态。
在上述形态的显示装置中，较佳者为第1信号为第1频率信号，而第2信号在使输入第1频率信号的晶体管导通的期间以外的期间，具有使晶体管导通的期间的第2频率信号。如以此方式构成，则可容易采用第1频率信号及第2频率信号，在第4晶体管为导通状态时使第5晶体管成为不导通状态，同时在第4晶体管为不导通状态时使第5晶体管成为导通状态。
此时，较佳者为第2频率信号为第1频率信号的反转频率信号。如以此方式构成，则可从1个频率信号产生第1及第2频率信号，因此可将频率产生电路简化。
在上述形态的显示装置中，较佳者为第1晶体管的闸极与源极之间连接有第2电容。如以此方式构成，则可容易随着第1晶体管的源极电位的上升或下降而使第1晶体管的闸极电位上升或下降，俾维持连接第2电容的第1晶体管的闸极与源极间电压。借此，即可容易地将第1晶体管经常维持在导通状态。其结果，即可使第1电路部的输出电位(第1晶体管的源极电位)上升或下降直到成为第1电位。
在上述形态的显示装置中，较佳者为第3晶体管具有在第2晶体管为导通状态时使第1晶体管成为不导通状态的功能。如以此方式构成，即可容易防止贯通电流通过第1晶体管与第2晶体管而流动于第1电位与第2电位之间。
在上述形态的显示装置中，较佳者为至少第1晶体管、第2晶体管、第3晶体管、第4晶体管、及第5晶体管为p型的场效型晶体管。如以此方式构成，则p型的场效型晶体管与n型的场效型晶体管不同，无须作成LDD(Lightly Doped Drain)构造，故可将制造过程更为简化。
在上述形态的显示装置中，较佳者为移位缓存器电路为适用于用以驱动漏极线的移位缓存器电路、以及用以驱动闸极线的移位缓存器电路的至少一方。如以此方式构成，则在用以驱动漏极线的移位缓存器电路，即可容易抑制消耗电流增加，同时在用以驱动闸极线的移位缓存器电路，即可容易抑制消耗电流增加。此外，如应用在用以驱动漏极线的移位缓存器电路与用以驱动闸极线的移位缓存器电路的两方，则可更为抑制消耗电流的增加。
附图说明
图1为显示依据本发明的第1实施例的液晶显示装置的平面图。
图2构成依据图1所示第1实施例的液晶显示装置的H驱动器的移位缓存器电路的电路图。
图3为依据图1所示第1实施例的液晶显示装置的H驱动器的移位缓存器电路的时序图。
图4构成依据本发明的第2实施例的液晶显示装置的V驱动器的移位缓存器电路的电路图。
图5为依据图4所示的第2实施例的液晶显示装置的V驱动器的移位缓存器电路的时序图。
图6为显示依据本发明的第3实施例的液晶显示装置的平面图。
图7构成依据图6所示第3实施例的液晶显示装置的H驱动器的移位缓存器电路的电路图。
图8为依据图6所示第3实施例的液晶显示装置的H驱动器的移位缓存器电路的时序图。
图9构成依据本发明的第4实施例的液晶显示装置的V驱动器的移位缓存器电路的电路图。
图10为依据图9所示第4实施例的液晶显示装置的V驱动器的移位缓存器电路的时序图。
图11构成依据本发明的第5实施例的有机EL显示装置的平面图。
图12主显示依据本发明的第6实施例的有机EL显示装置的平面图。
图13具备公知的电阻负载型的反相器电路的移位缓存器电路的电路图。
图14为图13所示公知的移位缓存器电路的时序图。
具体实施方式
[发明的实施例]
以下，兹根据附图以说明本发明的实施例。
(第1实施例)
图1为显示依据本发明的第1实施例的液晶显示装置的平面图。图2构成依据图1所示第1实施例的液晶显示装置的H驱动器的移位缓存器电路的电路图。
首先，参照图1，在第1实施例中，在基板50上设有显示部分1。另外，图1的显示部分1其显示1像素份的构成。此显示部分1将像素2配置成矩阵状。各个像素2是由p通道晶体管2a、像素电极2b、与该相对配置并与各像素2共通的对向电极2c、挟持在这些像素电极2b与对向电极2c之间的液晶2d、以及补助电容2e所构成。p通道晶体管2a的闸极连接于闸极线。此外，p通道晶体管2a的漏极连接于漏极线。此外，p通道晶体管2a的源极连接有像素电极2b以及补助电容2e。
此外，在基板50上设有沿着显示部分1的一边的用以驱动(扫描)显示部分1的漏极线的水平开关(HSW)3以及H驱动器4。此外，在基板50上设有沿着显示部分1的另一边的用以驱动(扫描)显示部分1的闸极线的V驱动器5。另外，在图1，HSW虽仅记载2个，其仅是为了配合对应的像素数的数量，而有关H驱动器4以及V驱动器5虽亦仅记载2个构成这些的移位缓存器，其仅是为了配合对应像素数的数量。此外，在基板50的外部配置有驱动IC6。此驱动IC6具备信号产生电路6a以及电源电路6b。从驱动IC6对H驱动器4供给启动信号HST、频率信号HCLK、正侧电位HVDD以及负侧电位HVSS。此外，从驱动IC6对V驱动器5供给视频信号Video、启动信号VST、频率信号VCLK、致能信号ENB、正侧电位VVDD以及负侧电位VVSS。
此外，如图2所示，在H驱动器4的内部设有多个段的移位缓存器电路4a1、4a2、4a3以及4a4。另外，在图2中，为了简化附图，虽仅显示4段的移位缓存器电路4a1、4a2、4a3、以及4a4，不过实际上设有对应像素数的段数。此外，第1段移位缓存器电路4a1由具有同样构成的2个第1电路部分4b1及4c1所构成。第1电路部分4b1及4c1具备：5个p通道晶体管(p通道晶体管PT1、PT2、PT3、PT4以及PT5)、以及通过将p通道晶体管的源极与漏极间予以连接而形成的电容C1及C2。以下，p通道晶体管PT1至PT5分别称为晶体管PT1至PT5。
另外，晶体管PT1、晶体管PT2、晶体管PT3、晶体管PT4以及晶体管PT5分别为本发明中的「第1晶体管」、「第2晶体管」、「第3晶体管」、「第4晶体管」、以及「第5晶体管」的一例。此外，电容C1及电容C2分别为本发明中的「第1电容」及「第2电容」的一例。
在此，在第1实施例中，设置于第1电路部分4b1及4c1的p通道晶体管PT1至PT5、以及构成电容C1及C2的晶体管，均为由p型的MOS晶体管(场效型晶体管)所构成的TFT(薄膜晶体管)所构成。
此外，在第1个第1电路部分4b1，晶体管PT1的漏极连接于负侧电位HVSS。另外，此负侧电位HVSS为本发明中的「第1电位」的一例。此负侧电位HVSS由驱动IC6(参照图1)所供给。此外，晶体管PT1的源极与晶体管PT2的漏极连接。而晶体管PT2的源极连接于正侧电位HVDD。另外，此正侧电位HVDD为本发明中的「第2电位」的一例。此正侧电位HVDD由驱动IC6(参照图1)所供给。此外，晶体管PT2的闸极供给有启动信号HST。
在此，在第1实施例中，在连接有晶体管PT1的闸极的节点ND1与正侧电位HVDD之间，连接有晶体管PT3，此晶体管PT3具有在晶体管PT2为导通状态时使晶体管PT1成为不导通状态的功能。借此，即可抑制晶体管PT2与晶体管PT1同时成为导通状态。此外，晶体管PT3的闸极供给有启动信号HST。
此外，在第1实施例中，在连接有晶体管PT1的闸极的节点ND1与负侧电位HVSS之间连接有晶体管PT4。此外，在晶体管PT4与负侧电位HVSS之间连接有晶体管PT5。在此晶体管PT5的闸极供给有作为频率信号HCLK1的反转频率信号的频率信号HCLK2。另外，频率信号HCLK1与频率信号HCLK2在驱动IC6(参照图1)中从1个频率信号产生。此外，频率信号HCLK1为本发明中「第1信号」及「第1频率信号」的一例。此外，频率信号HCLK2为本发明中的「第2信号」及「第2频率信号」的一例。
此外，在第1实施例中，在晶体管PT1的源极(晶体管PT2的漏极)、与晶体管PT4及晶体管PT5的连接点P1之间连接有电容C1。此外，晶体管PT1的闸极与源极之间连接有电容C2。
此外，在第1个第1电路部分4b1的晶体管PT2的漏极与晶体管PT1的源极之间所设的节点ND2，连接具有与上述第1个第1电路部分4b1同样构成的第2个第1电路部分4c1。另外，在与第2个第1电路部分4c1的第1个第1电路部分4b1的节点ND1对应的位置，设有连接第2个第1电路部分4c1的晶体管PT1的闸极的节点ND3。
此外，从第2个第1电路部分4c1的晶体管PT1的源极与晶体管PT2的漏极之间所设的节点ND4(输出节点)，输出第1段的移位缓存器电路4a1的输出信号SR1。此输出信号SR1供给至水平开关3。水平开关3如图2所示，具备多个晶体管PT20、PT21、PT22以及PT23。另外，图2为了简化附图而仅图示4个晶体管PT20、PT21、PT22以及PT23，不过实际上设有对应像素的数量。晶体管PT20至PT23的闸极分别连接于第1段至第4段的移位缓存器电路4a1至4a4的输出SR1、SR2、SR3以及SR4。此外，晶体管PT20至PT23的漏极分别连接于各段的漏极线。此外，晶体管PT20至PT23的源极连接于1条视频信号线Video。
移位缓存器电路4a1至4a4的输出SR1至SR4输入至与视频信号线的数量(例如输入R、G、B的3种视频信号时为3条)对应所设的水平开关3的闸极。
此外，第1段的移位缓存器电路4a1的节点ND4(输出节点)连接有由2个第1电路部分4b2及4c2所构成的第2段的移位缓存器电路4a2。此外，第2段的移位缓存器电路4a2的输出节点连接有由2个第1电路部分4b3及4c3所构成的第3段的移位缓存器电路4a3之外，同时于第3段的移位缓存器电路4a3的输出节点并连接有由2个第1电路部分4b4及4c4所构成的第4段的移位缓存器电路4a4。第2段的移位缓存器电路4a2的第1电路部分4b2及4c2、第3段的移位缓存器电路4a3的第1电路部分4b3及4c3、以及第4段的移位缓存器电路4a4的第1电路部分4b4及4c4，分别构成为与上述第1段的移位缓存器电路4a1的第1电路部分4b1及4c1的构成相同。此外，从第2段的移位缓存器电路4a2、第3段的移位缓存器电路4a3及第4段的移位缓存器电路4a4的输出节点，分别输出输出信号SR2、SR3以及SR4。
第5段以后的移位缓存器电路(未图标)构成为与上述第1段至第4段的移位缓存器电路4a1至4a4的构成相同。另外，后段的移位缓存器电路的第1电路部构成为连接于前段的移位缓存器电路的输出节点。
图3依据图1所示第1实施例的液晶显示装置的H驱动器的移位缓存器电路的时序图。另外，在图3中，SR1、SR2、SR3及SR4分别表示来自第1段、第2段、第3段及第4段的移位缓存器电路4a1至4a4的输出信号。其次，参照第2及图3说明依据第1实施例的液晶显示装置的H驱动器的移位缓存器电路的动作。
首先，将H准位的启动信号HST输入至第1段移位缓存器电路4a1的第1个第1电路部分4b1作为初期状态。借此，晶体管PT2即成为不导通状态，因此节点ND2的电位成为L准位。因此，第2个第1电路部分4c1的晶体管PT2及PT3成为导通状态。由于第2个第1电路部分4c1的晶体管PT3成为导通状态而使节点ND3的电位成为H准位，因此晶体管PT1成为不导通状态。如此，由于在第2个第1电路部分4c1中晶体管PT2成为导通状态，同时晶体管PT1成为不导通状态，因此节点ND4的电位成为H准位。由此，在初期状态下，即从第1段移位缓存器电路4a1的第2个第1电路部分4c1输出H准位的输出信号SR1。
此外，在此初期状态下，于第1个第1电路部分4b1及第2个第1电路部分4c1，将H准位的频率信号HCLK1输入至晶体管PT4，同时将L准位的频率信号HCLK2输入至晶体管PT5。由此，在第1电路部分4b1及4c1中晶体管PT4即成为不导通状态，同时晶体管PT5成为导通状态。
此际，在第1实施例中，在第1第1电路部分4b1及第2个第1电路部分4c1，从负侧电位HVSS通过晶体管PT5供给L准位的电荷，同时该L准位的电荷存储在晶体管PT1的源极、与晶体管PT4及PT5的连接点PT1之间的电容C1。
在此状态下，输入L准位的启动信号HST时，第1个第1电路部分4b1的晶体管PT2及PT3即成为导通状态。由此，节点ND1及节点ND2的电位均成为H准位，因此晶体管PT1保持于不导通状态。然后，由于节点ND2的电位成为H准位，第2个第1电路部分4c1的晶体管PT2及PT3成为不导通状态。此时，节点ND3的电位保持为H准位的状态，因此第2个第1电路部分4c1的晶体管PT1仍保持为不导通状态。因此，节点ND4的电位仍保持H准位。由此，即从第2个第1电路部分4c1输出H准位的输出信号SR1。
其次，输入至第1个第1电路部分4b1的晶体管PT4的频率信号HCLK1成为L准位，同时输入至晶体管PT5的频率信号HCLK2成为H准位。
此际，在第1实施例中，在第1个第1电路部分4b1，晶体管PT4即成为导通状态，同时晶体管PT5成为不导通状态。此时，即使由于晶体管PT5成为不导通状态，晶体管PT3及PT4为导通状态，亦可抑制贯通电流通过第1个第1电路部分4b1的晶体管PT3、晶体管PT4及晶体管PT5而流动于负侧电位HVSS与正侧电位HVDD之间的情形。此外，由于第1个第1电路部分4b1的晶体管PT3为导通状态，因此节点ND1的电位保持于H准位。由此，第1个第1电路部分4b1的晶体管PT1保持于不导通状态。
另一方面，在第2个第1电路部分4c1中，输入至晶体管PT4的频率信号HCLK1成为L准位，同时输入至晶体管PT5的频率信号HCLK2成为H准位。由此，第2个第1电路部分4c1的晶体管PT4即成为导通状态，同时晶体管PT5成为不导通状态。
此际，在第1实施例中，第2个第1电路部分4c1中在初期状态存储于电容C1的L准位的电荷，是通过晶体管PT4而供给。此时，由于第2个第1电路部分4c1的晶体管PT3为不导通状态，因此节点ND3的电位成为L准位。由此，第2个第1电路部分4c1的晶体管PT1即成为导通状态。
此时，由于第2个第1电路部分4c1的晶体管PT2为不导通状态，因此节点ND4的电位即通过导通状态的晶体管PT1下降到负侧电位HVSS侧。此时，节点ND3由于第2个第1电路部分4c1的电容C2而随节点ND4的电位的下降而降低电位，而维持晶体管PT1的闸极与源极间电压。此外，在第2个第1电路部分4c1中，由于晶体管PT3与晶体管PT5为不导通状态，因此即维持电容C2的保持电压(晶体管PT1的闸极与源极间电压)。由此，节点ND4的电位下降时，由于第2个第1电路部分4c1的晶体管PT1经常维持导通状态，因此属于输出电位的节点ND4的电位即降低到HVSS。其结果，从第2个第1电路部分4c1输出L准位的输出信号SR1。
其次，输入至第1个第1电路部分4b1的启动信号HST成为H准位时，第1个第1电路部分4b1的晶体管PT2及PT3即成为不导通状态。此时，节点ND1及节点ND2在保持于H准位的状态下成为漂移状态。因此，不会对其他部分造成影响，而从第2个第1电路部分4c1维持L准位的输出信号SR1。
其次，在第1个第1电路部分4b1及第2个第1电路部分4c1，输入至晶体管PT4的频率信号HCLK1成为H准位，同时输入至晶体管PT5的频率信号HCLK2成为L准位。由此，在第1电路部分4b1及4c1中，晶体管PT4即成为不导通状态，同时晶体管PT5成为导通状态。此时，节点ND1及节点ND2在保持于H准位的状态下成为漂移(floating)状态。此外，节点ND3及节点ND4的电位维持于L准位。因此，第2个第1电路部分4c1的输出维持L准位的输出信号SR1。
此际，在第1实施例中，在第1个第1电路部分4b1及第2个第1电路部分4c1中，频率信号HCLK1为H准位，而且频率信号HCLK2为L准位的期间，从负侧电位HVSS通过晶体管PT5供给L准位的电荷，同时该L准位的电荷存储于电容C1。
其次，在第1个第1电路部分4b1中，输入至晶体管PT4的频率信号HCLK1成为L准位，同时输入至晶体管PT5的频率信号HCLK2成为H准位。由此，第1个第1电路部分4b1的晶体管PT4即成为导通状态，同时晶体管PT5成为不导通状态。
此际，在第1实施例中，存储于第1个第1电路部分4b1的电容C1的L准位的电荷是通过晶体管PT4而供给。此时，第1个第1电路部分4c1的晶体管PT3为不导通状态，因此节点ND1的电位成为L准位。由此，第1个第1电路部分4b1的晶体管PT1即成为导通状态。因此，节点ND2的电位降低至负侧电位HVSS侧。此时，节点ND1由于电容C2而随节点ND2的电位的下降而降低电位，而维持晶体管PT1的闸极与源极间电压。此外，由于晶体管PT3与晶体管PT5为不导通状态，因此维持电容C2的保持电压(晶体管PT1的闸极与源极间电压)。由此，节点ND2的电位下降时，由于晶体管PT1经常维持导通状态，因此节点ND2的电位即降低到HVSS。因此，第2个第1电路部分4c1的晶体管PT2及PT3成为导通状态。
然后，由于第2个第1电路部分4c1的晶体管PT3成为导通状态而使节点ND3的电位上升至H准位，因此晶体管PT1成为不导通状态。由此，抑制第2个第1电路部分4c1的晶体管PT1与晶体管PT2同时成为导通状态，因此抑制贯通电流通过第2个第1电路部分4c1的晶体管PT1及PT2流动于负侧电位HVSS与正侧电位HVDD之间的情形。
另一方面，在第2个第1电路部分4c1，输入至晶体管PT4的频率信号HCLK1亦成为L准位，同时输入至晶体管PT5的频率信号HCLK2成为H准位。
此际，在第1实施例中，在第2个第1电路部分4c1，晶体管PT4成为导通状态，同时晶体管PT5成为不导通状态。此时，由于晶体管PT5成为不导通状态，而可抑制贯通电流通过第2个第1电路部分4c1的晶体管PT3、PT4及PT5而流动于负侧电位HVSS与正侧电位HVDD之间的情形。
然后，由于第2个第1电路部分4c1的晶体管PT2成为导通状态，同时晶体管PT1成为不导通状态，节点ND4的电位即从HVSS上升至HVDD而成为H准位。因此，即从第2个第1电路部分4c1输出H准位的输出信号SR1。
如上所述，以第1段移位缓存器电路4a1而言，当第1个第1电路部分4b1输入有L准位的启动信号HST时，如输入L准位的频率信号HCLK1，同时输入H准位的频率信号HCLK2时，即从第2个第1电路部分4c1输出L准位的输出信号SR1。然后，所输入的频率信号HCLK1成为H准位，同时频率信号HCLK2成为L准位之后，频率信号HCLK1再度成为L准位，同时频率信号HCLK2成为H准位时，来自第2个第1电路部分4c1的输出信号SR1即成为H准位。
另外，来自第2个第1段移位缓存器电路4c1的输出信号SR1，输入至第1个第1电路4b2。在第2段移位缓存器电路4a2中，在第1个第1电路部分4b2输入有第1段移位缓存器电路4a1的L准位的输出信号SR1时，如输入H准位的频率信号HCLK1以及L准位的频率信号HCLK2时，即从第2个第1电路部分4c2输出L准位的输出信号SR2。再者，在第3段的移位缓存器电路4a3中，在第1个第1电路部分4b3输入有第2段移位缓存器电路4a2的L准位的输出信号SR2时，如输入L准位的频率信号HCLK1以及H准位的频率信号HCLK2时，即从第2个第1电路部分4c3输出L准位的输出信号SR3。如此，来自前段的移位缓存器电路的输出信号即输入至下一段的移位缓存器电路，同时频率信号HCLK1以及HCLK2交替输入至各段的移位缓存器电路，借此，而从各段的移位缓存器电路依序输出经时序移位的L准位的输出信号。
然后，经时序移位的L准位的信号由于输入至水平开关3的晶体管PT20、PT21、PT22及PT23的闸极，晶体管PT20、PT21、PT22及PT23即依次成为导通状态。借此，即从视频信号线Video供给视频信号至各段的漏极线，因此各段的漏极线即依序被驱动(扫描)。然后，当连结至1条闸极线的所有段的漏极线的扫描结束时，即选择下一条闸极线。然后，各段的漏极线再度依序被扫描之后，即选择下一个闸极线。直到连结至最后的闸极线的各段的漏极线的扫描结束之前，通过重复此动作，一画面的扫描即结束。
在第1实施例中，如上所述，通过设置连接于晶体管PT1的闸极，且响应频率信号HCLK1而导通的晶体管PT4；以及连接于晶体管PT4与负侧电位HVSS之间，且响应作为频率信号HCLK1的反转频率信号的频率信号HCLK2而导通的晶体管PT5，则采用频率信号HCLK1及频率信号HCLK2即可于晶体管PT4为导通状态时使晶体管PT5成为不导通状态，同时于晶体管PT4为不导通状态时使晶体管PT5成为导通状态。由此，由于晶体管PT4及晶体管PT5的其中一方经常成为不导通状态，因此抑制连接于正侧电位HVDD的晶体管PT3为导通状态时，贯通电流通过晶体管PT3、晶体管PT4及晶体管PT5而流动于负侧电位HVSS与正侧电位HVDD之间的情形。其结果，可抑制液晶显示装置的消耗电流增加。
此外，在第1实施例中，通过将2个第1电路部分4b1以及4c1的晶体管PT1至PT5、以及构成电容C1与C2的晶体管以p型MOS晶体管(场效型晶体管)所构成的TFT(薄膜晶体管)来构成，与形成包括2种导电型的晶体管的移位缓存器电路的情况相比，可使离子注入制造过程的次数以及离子注入屏蔽的片数减少。借此，即可简化制造过程，同时亦可削减制造成本。此外，p型的场效型晶体管与n型的场效型晶体管不同，无须作成LDD(Lightly Doped Drain)构造，故可将制造过程更为简化。
此外，在第1实施例中，通过将电容C1连接于晶体管PT1的源极、与晶体管PT4及晶体管PT5的连接点P1之间，而于晶体管PT5为导通状态时将供给自负侧电位HVSS的L准位的电荷存储于电容C1，因此之后晶体管PT4成为导通状态，同时晶体管PT5成为不导通状态时，由于存储于电容C1的L准位的电荷而可将晶体管PT1设为导通状态。
(第2实施例)
图4构成依据本发明的第2实施例的液晶显示装置的V驱动器的移位缓存器电路的电路图。参照图4，在此第2实施例中，有别于上述第1实施例，而就应用本发明在用以驱动(扫描)闸极线的V驱动器的情况作说明。
换言之，在依据此第2实施例的液晶显示装置的V驱动器5中，如图4所示，设有多个段的移位缓存器电路5a1以及5a2。在图4为使附图简化而仅显示2段移位缓存器电路5a1以及5a2m，不过实际上设置与像素数量相对应的段数。此外，第1段移位缓存器电路5a1由第1电路部分5b11、5b12、5b13及5b14、以及第2电路部分5c1所构成。第1电路部分5b11、5b12、5b13及5b14均具有相同的构成。此外，第1电路部分5b11具备：5个p通道晶体管(p通道晶体管PT1、PT2、PT3、PT4及PT5)；以及通过将p通道晶体管的源极与漏极间予以连接而形成的电容C1及C2。此外，第2电路部分5c1具备：9个p通道晶体管(p通道晶体管PT11、PT12、PT13、PT14、PT15、PT16、PT17、PT18、以及PT19)；以及通过将p通道晶体管的源极与漏极间予以连接而形成的电容C10、电容C11及电容C12。另外，p通道晶体管PT18及PT19，其各自的漏极与源极相互连接。以下p通道晶体管PT1至PT5以及PT11至P519分别称为晶体管PT1至PT5及PT11及PT19。
在此，在第2实施例中，设置于第1电路部分5b1及第2电路部分5c1的p通道晶体管PT1至PT5以及PT11至PT19、构成电容C1、C10、C11及C12的晶体管，均为由p型的MOS晶体管(场效型晶体管)所构成的TFT(薄膜晶体管)所构成。
此外，在第1电路部分5b11，晶体管PT1的漏极连接于负侧电位VVSS。晶体管PT1的源极与晶体管PT2的漏极连接。此外，晶体管PT2的源极连接于正侧电位VVDD。此外，晶体管PT2的闸极供给有启动信号VST。
在此，在第2实施例中，在连接有晶体管PT1的闸极的节点ND1与正侧电位VVDD之间，设有晶体管PT3，此晶体管PT3具有在晶体管PT2为导通状态时使晶体管PT1成为不导通状态的功能。借此，即可抑制晶体管PT2与晶体管PT1同时成为导通状态。此外，晶体管PT3的闸极供给有启动信号VST。
此外，在第2实施例中，在连接有晶体管PT1的闸极的节点ND1与负侧电位VVSS之间连接有晶体管PT4。此晶体管PT4的闸极供给有频率信号VCLK1。此外，晶体管PT4与负侧电位VVSS之间连接有晶体管PT5。此晶体管PT5的闸极供给有作为频率信号VCLK1的反转频率信号的频率信号VCLK2。另外，频率信号VCLK1与频率信号VCLK2是由1个频率信号产生。
此外，在第2实施例中，在晶体管PT1的源极与晶体管PT4及PT5的连接点P1之间连接有电容C1。此外，在晶体管PT1的闸极与源极之间连接有电容C2。
此外，具有与上述第1电路部分5b11同样构成的第1电路部分5b12、5b13以及5b14串联连接。然后，第3个第1电路部分5b13的节点ND2连接有第2电路部分5c1。
在第2电路部分5c1，晶体管PT11的漏极连接于晶体管PT12的源极。晶体管PT12的漏极连接于负侧电位VVSS。此外，晶体管PT12的闸极通过晶体管PT13而连接于XENB信号线(反转致能信号线)。此外，晶体管PT13的闸极与源极间连接有二极管。此外，在晶体管PT12的闸极与晶体管PT13之间所设的节点ND10，连接有晶体管PT14的漏极。晶体管PT14的源极连接于正侧电位VVDD。此外，晶体管PT14的闸极连接于ENB信号线(致能信号线)。此外，晶体管PT12的闸极与源极间连接有电容C10。
此外，晶体管PT11的源极与晶体管PT18及PT19的漏极连接。晶体管PT18及PT19的源极，连接于正侧电位VVDD。晶体管PT18的闸极连接于第3个第1电路部分5b13的节点ND2。晶体管PT19的闸极连接于ENB信号线。
此外，在连接有晶体管PT11的闸极的节点ND11与正侧电位VVDD之间连接有晶体管PT15。此晶体管PT15的闸极连接于第3个第1电路部分5b13的节点ND2。此外，在晶体管PT11的闸极与源极之间连接有电容C11。此外，在连接有晶体管PT11的闸极的节点ND11与负侧电位VVSS之间连接有晶体管PT16。此晶体管PT16的闸极供给有频率信号VCLK2。此外，晶体管PT16与负侧电位VVSS之间连接有晶体管PT17。此晶体管PT17的闸极供给频率信号VCLK1。此外，晶体管PT11的源极、与晶体管PT16及晶体管PT17的连接点P2之间连接有电容C12。
此外，从晶体管PT11的源极与晶体管PT18以及PT19的漏极之间所设的节点ND12(输出节点)输出第1段移位缓存器电路5a1的输出信号Gate1。此节点ND12连接有闸极线。
此外，第3个第1电路部分5b13的节点ND2亦连接有第4个第1电路部分5b14。此外，第4个第1电路部分5b14的节点ND2连接有第2段移位缓存器电路5a2的第1电路部分5b21。第2段移位缓存器电路5a2由第1电路部分5b21、5b22、5b23及5b24与第2电路部分5c2所构成。此第2段的移位缓存器电路5a2的第1电路部分5b21、5b22、5b23及5b24以及第2电路部分5c2分别构成为与上述第1段移位缓存器电路5a1的第1电路部分5b11、5b12、5b13及5b14、以及第2电路部分5c1的构成相同。
此外，从第2段移位缓存器电路5a2的输出节点输出输出信号Gate2。在此第2段移位缓存器电路5a2的输出节点连接有闸极线。此外，第4个第1电路部分5b24连接有第3段移位缓存器电路(未图标)的第1电路部。另外，第3段以后的移位缓存器电路，构成为与上述第1段移位缓存器电路5a1的构成相同。
图5为依据图4所示的第2实施例的液晶显示装置的V驱动器的移位缓存器电路的时序图。另外，在图5中，Gate1、Gate2、Gate3以及Gate4表示分别从第1段、第2段、第3段以及第4段的移位缓存器电路输出至闸极线的输出信号。其次，参照图4以及图5，说明依据第2实施例的液晶显示装置的V驱动器的移位缓存器电路的动作。
依据图4所示第2实施例的V驱动器5的第1段移位缓存器电路5a1的第1电路部分5b11以及5b12的构成，与依据图2所示第1实施例的移位缓存器电路4a1的第1电路部分4b1以及4c1的构成相同。因此，依据第2实施例的移位缓存器电路5a1的第1电路部分5b11以及5b12的响应于启动信号VST、频率信号VCLK1以及频率信号VCLK2而进行的动作，与依据图2所示第1实施例的移位缓存器电路4a1的第1电路部分4b1以及4c1的响应于启动信号HST、频率信号HCLK1以及频率信号HCLK2而进行的动作相同。
亦即，首先，将H准位的启动信号VST输入至第1段移位缓存器电路5a1的第1电路部分5b11作为初期状态。由此，通过与上述第1实施例的H驱动器同样的动作，从第2个第1电路部分5b112输出H准位的信号。此H准位的信号输入至第3个第1电路部分5b13的晶体管PT2以及晶体管PT3的闸极。借此，晶体管PT2以及PT3即成为不导通状态，因此即从第3个第1电路部分5b13输出L准位的信号。
来自此第3个第1电路部分5b13的L准位的输出信号，输入至第2电路部分5c1的晶体管PT15的闸极以及晶体管PT18的闸极。借此，晶体管PT15以及晶体管PT18即成为导通状态。借此，节点ND12的电位即成为H准位，因此在初期状态下即从第1段移位缓存器电路5a1向闸极线输出H准位的输出信号Gate1。
如在此状态下输入L准位的启动信号VST时，通过与上述第1实施例的H准位相同的动作，从第2个第1电路部分5b12输出H准位的信号，因此与初期状态相同，即从第1段移位缓存器电路5a1向闸极线持续输出H准位的输出信号Gate1。
其次，如从频率信号线VCLK1输入L准位的频率信号，同时输入H准位的频率信号VCLK2时，通过与上述第1实施例的H驱动器相同的动作，从第2个第1电路部分5b12输出L准位的信号。由于此L准位的输出信号输入至第3个第1电路部分5b13的晶体管PT2以及PT3的闸极，因此第3个第1电路部分5b13的晶体管PT2以及PT3即成为导通状态。此时，第3个第1电路部分5b13的晶体管PT1为不导通状态，因此即从第3个第1电路部分5b13输出H准位的信号。此H准位的信号，输入至第2电路部分5c1的晶体管PT15的闸极以及晶体管PT18的闸极。此时，ENB信号由于保持于H准位，因此晶体管PT18及晶体管PT19即成为不导通状态。此外，节点ND11在保持于H准位的状态下成为漂移状态，因此晶体管PT11亦仍维持不导通状态。借此，即从第1段移位缓存器电路5a1向闸极线持续输出H准位的输出信号Gate1。
其次，ENB信号成为L准位，同时XENB亦成为H准位。借此，输入L准位的ENB信号的晶体管PT19即成为导通状态。此外，L准位的ENB信号亦输入至晶体管PT14的闸极，因此晶体管PT14即成为导通状态。借此，由于节点ND10的电位成为H准位，因此连接闸极于节点ND10的晶体管PT12即成为不导通状态。借此，由于节点ND12的电位成为H准位，因此从第1段移位缓存器电路5a1向闸极线持续输出H准位的输出信号Gate1。
其次，ENB信号为L准位的状态下，在第3个第1电路5b13，H准位的频率信号VCLK1输入至晶体管PT5，同时L准位的频率信号VCLK2输入至晶体管PT4。借此，第3个第1电路部分5b13的晶体管PT5即成为导通状态，同时晶体管PT4成为导通状态。因此，存储于第3个第1电路5b13的电容C1的L准位的电荷即通过晶体管PT4而供给。此时，第3个第1电路5b13的晶体管PT2及PT3为导通状态，因此第3个第1电路5b13的节点ND1的电位即保持于H准位。借此，由于第3个第1电路5b13的晶体管PT1成为不导通状态，因此从第3个第1电路5b13输出H准位的信号。此H准位的信号输入至第2电路部分5c1的晶体管PT15的闸极及晶体管PT18的闸极。借此，晶体管PT15即保持于不导通状态。相对此，由于晶体管PT19的闸极输入有L准位的ENB信号，因此晶体管PT19即保持于导通状态。
另一方面，在第2电路部分5c1，H准位的频率信号VCLK1亦输入至晶体管PT17，同时L准位的频率信号VCLK2输入至晶体管PT16。借此，晶体管PT17即成为不导通状态，同时晶体管PT16成为导通状态。因此，存储于第2电路部分5c1的电容C12的L准位的电荷即通过晶体管PT16而供给。借此，节点ND11的电位即成为L准位，因此晶体管PT11成为导通状态。但是，此时，由于ENB信号为L准位，因此晶体管PT14保持于导通状态。因此，由于晶体管PT12保持于不导通状态，其结果，节点ND12即保持于H准位。借此，在此状态下，从第1段移位缓存器电路5a1供至闸极线的输出信号Gate1保持于H准位。
之后，由于ENB信号成为H准位，同时XENB成为L准位，而晶体管PT19及晶体管PT14成为不导通状态。此外，通过晶体管PT13而输入L准位的XENB信号至闸极的晶体管PT12即成为导通状态。借此，晶体管PT11以及PT12即成为导通状态，借此，由于晶体管PT11及PT12成为导通状态，同时晶体管PT19成为不导通状态，因此节点ND12的电位通过电容C11的功能而降低到VVSS而成为L准位。因此，即从第1段移位缓存器电路5a1向闸极线输出L准位的输出信号Gate1。
在此状态下，启动信号VST成为H准位时，通过与上述第1实施例的H驱动器相同动作，从第2个第1电路部分5b12输出L准位的信号。借此，即从第3个第1电路5b13持续输出H准位的信号。因此，从第1段移位缓存器电路5a1持续向闸极线输出H准位的输出信号Gate1。
再者，在此状态下，频率信号VCLK1成为L准位时，同时频率信号VCLK2成为H准位时，节点ND11亦以漂移状态保持于L准位，因此晶体管PT11即保持于导通状态。借此，从第1段的移位缓存器电路5a1对于闸极线的输出信号Gate1即保持于L准位。
其次，由于ENB信号成为L准位，同时XENB信号成为H准位，晶体管PT19以及晶体管PT14即成为导通状态。由于晶体管PT14成为导通状态，节点ND10的电位即成为H准位。借此，闸极连接于节点ND10的晶体管PT12即成为不导通状态。因此，由于晶体管PT12成为不导通状态，节点ND12的电位即成为H准位。借此，从第1段移位缓存器电路5a1即向闸极线输出H准位的输出信号Gate1。
此外，第1段的移位缓存器电路5a1的第3个第1电路5b13的输出信号，亦输入至第4个第1电路部分5b14。此第4个第1电路部分5b14构成为与上述第1电路部分5b13相同，因此响应输入信号而进行与上述第1电路部分5b13相同的动作。亦即，从第3个第1电路5b13输入H准位的信号时，第4个第1电路部分5b14即输出L准位的信号。另一方面，从第3个第1电路5b13输入L准位的信号时，第4个第1电路部分5b14即输出H准位的信号。然后，来自第1段移位缓存器电路5a1的第4个第1电路部分5b14的输出信号，输入至第2段移位缓存器电路5a2的第1电路部分5b21。第2段以后的移位缓存器电路通过来自前段的移位缓存器电路的第4个第1电路部的输出信号、频率信号VCLK1、频率信号VCLK2、ENB信号以及XENB信号，而进行与上述第1段移位缓存器电路5a1相同的动作。借此，各段的闸极线即依序被驱动(扫描)。此时，由于ENB信号为L准位的期间，移位缓存器电路的输出被强制保持于H准位，因此通过在图5所示时序将ENB信号设为L准位，即可防止前段移位缓存器电路与后段移位缓存器电路的L准位的输出信号重迭的情况。
在第2实施例中，如上所述，通过设置连接于晶体管PT1的闸极，且响应频率信号HCLK1而导通的晶体管PT4；以及连接于晶体管PT4与负侧电位VVSS之间，且响应作为频率信号HCLK1的反转频率信号的频率信号HCLK2而导通的晶体管PT5，则采用频率信号HCLK1及频率信号HCLK2即可于晶体管PT4为导通状态时使晶体管PT5成为不导通状态，同时于晶体管PT4为不导通状态时使晶体管PT5成为导通状态。由此，由于晶体管PT4及晶体管PT5的其中一方经常成为不导通状态，因此即使连接于正侧电位VVDD的晶体管PT3为导通状态时，亦可抑制贯通电流通过晶体管PT3、晶体管PT4及晶体管PT5而流动于负侧电位VVSS与正侧电位VVDD之间的情形。其结果，可抑制液晶显示装置的消耗电流增加。
另外，第2实施例的其它功效亦与第1实施例相同。
(第3实施例)
图6为显示依据本发明的第3实施例的液晶显示装置的平面图。图7构成依据图6所示第3实施例的液晶显示装置的H驱动器的移位缓存器电路的电路图。在此第3实施例中，以通过n通道晶体管构成用以驱动(扫描)漏极线的H驱动器为例进行说明。
首先，参照图6，在第3实施例的液晶显示装置中，在基板60上设有显示部分11。另外，图6的显示部分11显示1像素份的构成。此外，在显示部分11配置成矩阵状的各像素12，是由n通道晶体管12a、像素电极12b、与该相对配置并与各像素12共通的对向电极12c、挟持在这些像素电极12b与对向电极12c之间的液晶12d、以及补助电容12e所构成。n通道晶体管12a的闸极连接于闸极线。此外，n通道晶体管12a的漏极连接于漏极线。此外，n通道晶体管12a的漏极连接于漏极线。此外，n通道晶体管12a的源极连接有像素电极12b以及补助电容12e。此外，在基板60上设有沿着显示部分11的一边的用以驱动(扫描)显示部分11的漏极线的水平开关(HSW)13以及H驱动器14。此外，在基板60上设有沿着显示部分11的另一边的用以驱动(扫描)显示部分11的闸极线的V驱动器15。另外，在图6，HSW虽仅记载2个，不过为了配合对应像素数的数量，而有关H驱动器14以及V驱动器15虽亦仅记载2个构成这些的移位缓存器，不过为了配合对应像素数的数量。
此外，参照图7，在H驱动器14的内部设有多个段的移位缓存器电路14a1、14a2、14a3以及14a4。另外，在图7中，为了简化附图而仅显示4段的移位缓存器电路14a1、14a2、14a3以及14a4，不过实际上设有对应像素数的段数。此外，第1段移位缓存器电路14a1由2个第1电路部分14b1以及14c1所构成。此外，第2段至第4段移位缓存器电路14a2、14a3及14a4分别由2个第1电路14b2及14c2、14b3及14c3、以及14b4及14c4所构成。另外，第2段移位缓存器电路14a2的第1电路部分14b2及14c2、第3段的移位缓存器电路14a3的第1电路14b3及14c3、以及第4段移位缓存器电路14a4的第1电路部分14b4及14c4，均具有与第1段移位缓存器电路14a1的第1电路部分14b1及14c1同样的电路构成。
此外，第1段移位缓存器电路14a1的第1电路部分14b1及14c1分别具备5个n通道晶体管(n通道晶体管NT1、NT2、NT3、NT4以及NT5)、以及通过连接n通道晶体管的源极与漏极间所形成的电容C1及C2。以下n通道晶体管NT1至NT5称为晶体管NT1至NT5。
在此，在第3实施例中，设置于第1电路部分14b1及14c1的晶体管NT1至NT6、以及构成电容C1及C2的晶体管，均为由n型的MOS晶体管(场效型晶体管)所构成的TFT(薄膜晶体管)所构成。
此外，晶体管NT2及NT3的源极分别连接于负侧电位HVSS，同时晶体管NT1及NT5的漏极分别连接于正侧电位HVDD。依据此第3实施例的移位缓存器电路14a1的这些以外部分的构成，与依据上述第1实施例的移位缓存器电路4a1(参照图2)相同。
此外，水平开关13如图7所示，具备多个晶体管NT30、NT31、NT32以及NT33。晶体管NT30、NT31、NT32以及NT33的闸极分别连接于第1段至第4段的移位缓存器电路14a1至14a4的输出SR1、SR2、SR3以及SR4。此外，晶体管NT30至NT33的源极分别连接于各段的漏极线。此外，晶体管NT30至NT33的漏极连接于1条视频信号线Video。
移位缓存器电路14a1至14a4的输出SR1至SR4输入至依据视频信号线的数量(例如输入R、G、B的3种视频信号时为3条)所设的水平开关3的闸极。
图8为依据图6所示第3实施例的液晶显示装置的H驱动器的移位缓存器电路的时序图。参照图8，在依据第3实施例的移位缓存器电路中，将依据图3所示第1实施例的移位缓存器电路的时序图的时序信号HCLK1、时序信号HCLK2、以及启动信号HST的H准位与L准位反转而成的波形的信号，分别输入作为频率信号HCLK1、频率信号HCLK2、以及启动信号HST。借此，即从依据第3实施例的液晶显示装置的H驱动器的移位缓存器电路，输出具有使依据图3所示第1实施例的移位缓存器电路的输出信号SR1至SR4的H准位与L准位反转的波形的信号。依据此第3实施例的移位缓存器电路的上述以外的动作，与依据上述第1实施例的移位缓存器电路4a1的动作相同。
在第3实施例中，通过上述方式构成，即可获得可抑制H驱动器的消耗电流的增加的与第1实施例相同的效果。
(第4实施例)
图9构成依据本发明的第4实施例的液晶显示装置的V驱动器的移位缓存器电路的电路图。在此第4实施例中，以通过n通道晶体管构成用以驱动(扫描)闸极线的V驱动器为例进行说明。
参照图9，在V驱动器15的内部设有多个段的移位缓存器电路15a1以及15a2。另外，在图9中，为了简化附图，仅显示2段的移位缓存器电路15a1以及15a2。第1段移位缓存器电路15a1是由4个第1电路部分15b11、15b12、15b13以及15b14与第2电路部分15c1所构成。此外，第2段移位缓存器电路15a2由4个第1电路部分15b21、15b22、15b23以及15b24与第2电路部分15c2所构成。另外，第1段移位缓存器电路15a1的第1电路部分15b11、15b12、15b13以及15b14、以及第2段移位缓存器电路15a2的第1电路部分15b21、15b22、15b23以及15b24，均具有同样的电路构成。此外，第1段移位缓存器电路15a1的第2电路部分15c1与第2段移位缓存器电路15a2的第2电路部分15c2均具有同样的电路构成。
此外，第1段移位缓存器15a1的第1电路部分15b11具备：5个n通道晶体管(n通道晶体管NT1、NT2、NT3、NT4以及NT5)、以及通过连接n通道晶体管的源极与漏极间所形成的电容C1及C2。。此外，第1段移位缓存器电路15a1的第2电路部分15c1，具备9个n通道晶体管(n通道晶体管NT11、NT12、NT13、NT14、NT15、NT16、NT17、NT18以及NT19)、以及通过连接n通道晶体管的源极与漏极间而形成的电容C10、C11以及C12。。另外，n通道晶体管NT18以及NT19，其各自的漏极与源极相互连接。以下，n通道晶体管NT1至NT5以及NT11至NT19分别称为晶体管NT1至NT5及NT11至NT19。
在此，在第4实施例中，设置于第1电路部分15b11、15b12、15b13以及15b14、以及第2电路部分15c1的晶体管NT1至NT5以及NT11至NT19，以及构成电容C1、C2、C10、C11及C12的晶体管，均为由n型的MOS晶体管(场效型晶体管)所构成的TFT(薄膜晶体管)所构成。
另外，在依据第4实施例的移位缓存器电路15a1以及15a2的上述以外部份的构成，与依据上述第2实施例的移位缓存器电路5a1(参照图4)相同。
图10为依据图9所示第4实施例的液晶显示装置的V驱动器的移位缓存器电路的时序图。参照图10，在依据第4实施例的V驱动器的移位缓存器电路中，将依据图5所示第2实施例的移位缓存器电路的时序图的频率信号VCLK1、VCLK2、启动信号VST、ENB信号以及XENB信号的H准位与L准位反转而成的波形的信号，分别输入作为频率信号VCLK1、频率信号VCLK2、启动信号VST、ENB信号以及XENB信号。借此，即从依据第4实施例的液晶显示装置的V驱动器的移位缓存器电路，输出具有使依据图5所示第2实施例的移位缓存器电路的输出信号Gate1至Gate4的H准位与L准位反转的波形的信号。依据此第4实施例的移位缓存器电路的上述以外的动作，与依据上述第2实施例的移位缓存器电路5a1的动作相同。
在第4实施例中，通过上述方式构成，即可获得可抑制V驱动器的消耗电流的增加等的与第2实施例相同的效果。
(第5实施例)
图11构成依据本发明的第5实施例的有机EL(Electroluminescence)显示装置的平面图。参照图11，在此第5实施例中，以应用本发明于有机EL显示装置为例进行说明。
在第5实施例的有机EL显示装置中，如图11所示，在基板70上设有显示部分21。另外，图11的显示部分21，其显示1像素份的构成。此外，在显示部分21配置成矩阵状的各像素22，是由2个p通道晶体管22a及22b(以下称晶体管22a及22b)、补助电容22c、阳极22d、与该相对配置的阴极22e、以及挟持于这些阳极22d与阴极22e之间的有机EL组件22f所构成。晶体管22a的闸极连接于闸极线。此外，晶体管22a的源极连接于漏极线。此外，晶体管22a的漏极连接有补助电容22c以及晶体管22b的闸极。此外，晶体管22b的漏极连接于阳极22d。此外，H驱动器4内部的电路构成，与图2所示的采用晶体管的移位缓存器电路的H驱动器4的构成相同。此外，V驱动器5内部的电路构成，与图4所示的采用晶体管的移位缓存器电路的V驱动器5的构成相同。依据第5实施例的有机EL显示装置的这些以外部份的构成，与依据图1所示第1实施例的液晶显示装置相同。
在第5实施例中，通过上述方式构成，即可在有机EL显示装置中，具有抑制H驱动器及V驱动器的消耗电流的增加等效果的与第1及第2实施例相同的效果。
(第6实施例)
图12为显示依据本发明的第6实施例的有机EL显示装置的平面图。参照图12，在第6实施例中，以应用本发明于有机EL显示装置为例进行说明。
在第6实施例的有机EL显示装置中，如图12所示，在基板80上设有显示部分31。另外，图12的显示部分31，其显示1像素份的构成。此外，在显示部分31配置成矩阵状的各像素32，由2个n通道晶体管32a及32b(以下称晶体管32a及32b)、补助电容32c、阳极32d、与该相对配置的阴极32e、以及挟持于这些阳极32d与阴极32e之间的有机EL组件32f所构成。晶体管32a的闸极连接于闸极线。此外，晶体管32a的漏极连接于漏极线。此外，晶体管32a的源极连接有补助电容32c以及晶体管32b的闸极。此外，晶体管32b的源极连接于阳极32d。此外，H驱动器14内部的电路构成，与图7所示的采用晶体管的移位缓存器电路的H驱动器14的构成相同。此外，V驱动器15内部的电路构成，与图9所示的采用晶体管的移位缓存器电路的V驱动器15的构成相同。依据第6实施例的有机EL显示装置的这些以外部份的构成，与依据图6所示第3实施例的液晶显示装置相同。
在第6实施例中，通过上述方式构成，即可在有机EL显示装置中，具有抑制H驱动器及V驱动器的消耗电流的增加等效果的与第3及第4实施例相同的效果。
另外，上述实施例仅为例示性说明本发明的原理及其功效，而非用于限制本发明。任何本领域普通技术人员均可在不违背本发明的精神及范畴下，对上述实施例进行修饰与变化。因此，本发明的权利保护范围，应如后述的申请专利范围所列。
例如，在上述实施例中，虽就应用本发明于液晶显示装置以及有机EL显示装置为例进行说明，不过本发明并不以此为限，亦可应用在液晶显示装置以及有机EL显示装置以外的显示装置。
此外，在上述第1至第4实施例中，虽仅就液晶显示装置的H驱动器或V驱动器的其中一方而显示应用本发明的移位缓存器电路的例，不过本发明并不以此为限，亦可在液晶显示装置的H驱动器以及V驱动器双方应用本发明的移位缓存器电路。此时，即可将消耗电流更为降低。
此外，在上述第1实施例中，虽是采用频率信号HCLK1、频率信号HCLK1的反转频率信号的频率信号HCLK2，在晶体管PT4为导通状态时使晶体管PT5成为不导通状态，同时在晶体管PT4为不导通状态时使晶体管PT5成为导通状态，不过本发明并不以此为限，亦可采用频率信号以及反转频率信号以外的信号，在晶体管PT4为导通状态时使晶体管PT5成为不导通状态，同时在晶体管PT4为不导通状态时使晶体管PT5成为导通状态。