本发明涉及一种在生产高迁移率晶体管（HEMT）和金属-半导体场效应晶体管（MESFET）等微电子器件当中采用的在半导体表面制造T形栅电极的方法。 在现有HEMT与MESFET等微电子器件的研制当中，为了提高它们的频率与噪声系数等特性，一方面要求尽力缩短栅长，减小栅极与源、漏之间的电容，另一方面又要力求减小栅极电阻以及栅源电阻，现有技术开发的称为“T形栅”或“蘑菇栅”的栅电极结构（以下统称“T形栅”结构），正是为了适应上述研制要求产生的。
现有在半导体表面制造T形栅电极的方法，如早先由P.Chao等人提出的，在半导体表面涂敷两层或三层对电子束敏感度不一的胶层，经电子束曝光显影后产生顶宽底窄的空洞，再经淀积金属并用剥离技术去除全部胶层后就在半导体表面形成T形栅电极（“Electron Beam Fabrication of GaAs Low-Noise MESFET Using a New Trilayer Resist Technique”，IEEE Transactions on Electron Devices，Vol.ED-32，No.6，Jun.1985，pp1042-1046）。显然，这种技术只适用于电子束加工图形的工艺。美国专利US5155053提出的采用三层掩膜系统结合各向同性与各向异性的两步反应离子刻蚀产生顶宽底窄的空洞，随后同样再经淀积金属与剥离掩膜形成T形栅电极。它在顶面的抗蚀胶掩膜图形加工中，须采用T形栅电极窄底的精细设计尺寸。尽管该专利声称此项技术适用的图形加工手段包括聚焦离子束、电子束、光束以及X射线等广阔范围，然而，若采用光刻手段加工，由于受到光刻图形尺寸的约束，使T形栅电极的底宽很难逼近1/2光波波长的极限。尽管在迄今微电子生产的图形加工技术中，聚焦离子束、电子束以及X射线等手段在精细度方面具有明显优势，但由于它们的成本昂贵且操作效率低，限制了它们的广泛应用，特别是影响它们大量的应用于微电子产品制造中进行直接图形加工，光刻技术既廉价且操作简便，仍是目前大量微电子产品（包括许多高性能新产品）在直接图形加工中尚需依赖的手段。继续利用光刻技术并力图实现它的极限精度，使微电子产品既能保持较低的成本与较高的生产效率，又能获得较满意的性能，仍是现阶段人们所追求的目标。
本发明的目的就是为了实现上述追求，要在HEMT与MESFET等微电子器件制造中采用较宽的图形加工尺寸实现较窄T形栅电极的底宽，用光刻技术容许的图形加工尺寸实现较之更精细的T形栅电极底宽。
实现本发明的目的所采取的技术措施为，本发明在半导体表面制造T形栅电极的方法所包含的步骤为：①在半导体表面铺展第一层材料，其厚度不超过T形栅电极的预定高度;②按照T形栅电极顶面的预定尺寸在步骤①铺展的第一层材料中形成挖通全层或是挖留部分层厚的槽洞;③在第一层材料上以及在经步骤②形成的槽洞内淀积第二层绝缘材料;④用各向异性刻蚀法沿垂直于半导体表面的方向去除在第一层材料表面以及在槽洞底部淀积的第二层绝缘材料，留下经过步骤②的第一层材料以及内壁贴附第二层绝缘材料的槽洞;⑤使留在槽洞口外的第一层材料减薄并使槽洞底T形栅电极形成部位的半导体表面裸露;⑥向槽洞内外淀积导电材料;⑦从半导体表面剥离全部第一层材料以及在其表面淀积的导电材料。
本发明的方法在步骤②中是按T形栅电极较宽的顶面设计尺寸进行图形加工与挖槽的，而在经过步骤⑦之后，由于有绝缘侧壁填充，使得在半导体表面形成的是具有比顶面尺寸更精细底面的T形栅极。本发明的方法原则上能够适用于聚焦离子束、电子束、X射线以及光学光刻等多种图形加工技术，并均具有能使T形栅电极底部较所用图形加工尺寸自身更精细的效果，但若采用光学光刻技术，在光学光刻技术所容许的尺寸范围内进行图形加工，能使T形栅极的底宽逼近光学的极限精度，这对于实现既是低成本、高效率，又是具有较高性能的微电子器件生产，更具有特殊意义。
下面结合附图和实施例对本发明在半导体表面制造T形栅电极的方法作进一步具体描述。
图1至图8是本发明一项实施例在半导体表面制造T形栅电极的分步骤剖面示意图。
图9至图16是本发明另一项实施例在半导体表面制造T形栅电极的分步骤剖面示意图。
层（4a）。图5示出经干法刻蚀使光刻胶（3）减薄至0.2微米左右，去除的胶层厚度大于0.2微米的T形栅电极顶面设计厚度。图6示出用湿法腐蚀去除槽洞（3a）底部半导体衬底表面（2）的低阻欧姆接触层并形成浅槽栅区（5）。图7示出采用蒸发技术在整个表面上覆盖一层0.2微米的钛和金层（6）。图8示出经用剥离溶液溶去光刻胶并剥离栅区以外的金属，在半导体衬底（1）的浅槽栅区（5）表面留下的底宽约0.2微米的T形栅电极（6a）。
本发明另一项实施例所用半导体衬底（1）以及起始涂敷光刻胶（3）的步骤与前一项实施例相同，亦如图1所示，随后如图9所示经用光刻加工图形，在光刻胶层（3）上挖出未穿通的深度约0.4微米的槽洞（3a′），槽洞（3a′）的洞口宽度亦为0.5微米的T形栅电极顶宽的设计值，图10示出接着在150℃温度下用PECVD技术在全部光刻胶层（3）上淀积约0.3微米厚的SiO
2层（4），在槽洞（3a′）内壁贴附约0.15微米厚的SiO
2（4a′）。图11示出经用四氟化碳气体的反应离子刻蚀技术对SiO
2层（4）进行各向异性刻蚀之后，在垂直于衬底表面（2）的方向去净胶层（3）上的SiO
2（4），只留下贴附在槽洞（3a′）内壁约0.15微米的SiO
2（4a′）。图12示出用干法刻蚀去净槽洞（3a′）底部的胶层并使槽洞（3a′）外的胶层（3）减薄至0.3微米。图13示出用湿法腐蚀去除槽洞（3a′）底部半导体表面（2）的低阻欧姆接触层，留下浅槽栅区（5）。图14示出采用蒸发技术在整个表面上覆盖一层0.2微米的钛和金层（6）。图15示出经用剥离液溶去光刻胶（3）并剥离栅区以外的金属，在半导体衬底（1）的浅槽栅区（5）表面留下底宽约0.2微米的T形栅电极（6a′）。
本发明的两项实施例可以分别以图8和图15的结构形式作为半导体表面T形栅电极的最终形式，也可以根据需要去除在制造过程中形成的SiO
2侧壁（4a，4a′），成为图16所示的最终结构形式。