制造薄膜晶体管的方法及设备 本发明涉及制造薄膜晶体管(TFT)的方法，每个薄膜晶体管均有不同于单晶的半导体薄膜。本发明还涉及制造这种薄膜晶体管所用的设备。本发明特别涉及注入杂质的方法和设备，用以产生n型或p型导电区，以构成源/漏区等。按本发明制造的TFT即可以制造在玻璃等制成的绝缘衬底上，也可以制造在例如由单晶硅构成的半导体衬底上。
近年来，已研究出了在绝缘衬底上的薄膜形式的有有源层(也称作有源区)的绝缘栅半导体器件。具体地说，已真正地研究出了薄膜形绝缘栅晶体管(称作TFT)。这些器件按所用半导体的材料和结晶状态可分成非晶硅TFT或结晶硅TFT。应注意的是、结晶硅是非单晶，即，不能认为是单晶态。
通常，非晶半导体有小的场迁移率，因而它不能用作要求高速运行的TFT。而且，p型非晶硅有很小的场迁移率，它不可能用作制造p-沟道TFT(PMOSTFT)。因而不能制造由p沟道TFT和n沟道TFT组成的互补MOS电路(CMOS)。
另一方面，结晶半导体比非晶半导体具有大的场迁移率，因而能高速运行。因此，用结晶硅可获得NMOSTFT以及PMOS TFT，因而可制成CMOS电路。已经指出希望建立LDD结构(轻掺杂区)例如用于单晶半导体MOSIC，以获得更好的特性。
然而，为获得结晶硅半导体，必须使非晶硅热退火。为此目的，必须使硅在超过600℃地高温下经长时间热处理。因而，要求待用的衬底具有高的最大处理温度。因此，通常使用价格昂贵的石英衬底。
我们已发现用催化元素如镍、铁、钴、铂和钯能促进非晶硅结晶。结果，我们在比以前低的温度下和短的时间内进行热退火，成功地获得了结晶硅膜。结果，用该结晶方法可使用有低的最大处理温度的廉价玻璃衬底。
而且，已发现，在较以前低的温度下热退火可实现杂质元素的激活。特别是，使n型或p型杂质离子注入含有促进结晶的催化元素的硅膜中。按该方法形成掺杂区如源/漏区之后，杂质元素可在比常用温度低的温度下激活。为此目的，所希望的催化元素的浓度范围在1×1015至1×1019原子/厘米3范围内。
浓度低于此范围时，不能促进结晶。浓度高于此范围时，对硅半导体特性有不利影响。在这种情况下，用SIMS(二次离子质谱分析法)测量催化元素的浓度。在大多数情况下，催化元素表示膜中的分布。上述值是硅膜中催化元素的最小值。
现有技术中，为在低温下激活掺杂剂，要求使用强光如激光辐照(光退火)。然而，光退火在重复性和可控性方面存在一些严重的问题，而且难以进行批量生产。使用促进结晶的催化元素是很有意义的，在这点上，使可与光退火相比的低温激活是可行的。
然而，用催化元素加速结晶造成新问题。特别是在用热退火激活注入的杂质时，催化元素移动并聚集在掺杂区(源1漏区)与沟道之间的界面附近。这些沟道和源/漏区之间的界面是TFT中的极细小的部分。这些部分中的缺陷极大地损坏TFT特性。
更具体地说，在这些部分中不利于硅半导体的催化元素的浓度增大。这损坏TFT特性(具体地讲是当栅上加的电压为0或为负时源/漏之间的漏电流(也称截止电流)增大)和可靠性(长期使用后TFT特性变坏)。
现在参考图4(A)至4(D)说明促进结晶催化元素运动的机理。图4(A)说明直至构成栅极步骤的机理。制备一块衬底1。在衬底1上可形成适当的缓冲层。在整个衬底1上形成岛形硅区2(也称作有源层)。之后，用日本专利公开244104/1994所公开的技术使催化元素基本均匀地分布在岛形硅区2中(图4(A))。
之后，例如用离子注入或其它方法引入杂质，如磷。结果，形成源区5和漏区6。然而，离子注入会在源5和漏6中引起许多缺陷和变形(图4(B))。
若紧接着用日本专利公开267989/1994和333951/1994公开的技术进行热退火，以激活注入的杂质，使沟道7中存在的催化元素朝源/漏区5和6移动，因为，催化元素倾向于优先被缺陷等处俘获。当在400℃以上的温度进行热退火时明显地看到催化元素的这种移动(图4(C))。
移动的催化元素特别集中在沟道7与源/漏区5和6之间的界面处(箭头所指)。使沟道7中催化元素浓度下降。随后，沟道7与源/漏区5和6之间的界面处催化元素高度富集。
图4(D)是岛形硅区2中催化元素的深度分布图。虚线示意地示出图4(A)的状况，硅岛区用催化元素均匀掺杂。另一方面，实线示意地示出图4(C)的状况。热退火结果，催化元素聚集在沟道7与源/漏区5和6之间的界面附近，其浓度比初始浓度高一个数量级，如箭头所指。
本发明的目的是，提供一种制造TFT的方法，当用催化元素使硅膜结晶时，它有良好的特性和良好的可靠性，用以解决上述问题。
本发明的另一目的是，提供一种用于制造前一段所述的TFT的设备。
显然，催化元素的上述不均匀分布，是在杂质注入过程中造成岛形硅区中产生缺陷和变形的结果。所以，要使用既不产生缺陷也不产生形变的注入方法。已报道，若在离子注入步骤中将衬底加热到200℃，那么可省去热退火或其它方法使其激活(Y.Mishima etal\J.Appl.Phys\74(193，7114)。
本发明的发明人进行了这种研究，并发现，在离子注入后，离子注入缺陷当场立即被修复不会留下缺陷。而且，若将衬底加热到100℃至400℃，最好是200至350℃，完成离子注入工艺，硅膜中不会引入缺陷。
按下述方式构成本发明。用日本专利公开244104/1994，267989/1994，和333951/1994中公开的技术，给岛形硅区中加入促进结晶的催化元素，构成结晶硅岛形区。催化元素的深度最好是1×1015至1×1019原子/厘米3。浓度高于1×1019原子/厘米3，硅出现金属特性。结果，防碍了半导体特性。
用SIMS(二次离子质谱分析法)测量催化元素的浓度。在多数情况下，上述值是硅膜中催化元素的最小值。
之后，在100℃至400℃加热衬底，用离子注入或其它方法，引入产生型p或n导电的杂质。若氢离子或卤素离子(如氟或氯)与杂质离子一起引入，则能进行更有效的激活。
在离子注入中间可加热衬底。另一办法，也可刚好在离子注入之前加热衬底，在离子注入过程中可以不要有意加热衬底。在这种情况下，衬底温度随时间推移而下降。然而，通过提供足够的隔热在正常的离子注入工艺中可以保持100℃至400℃的温度。
这类离子注入设备需要至少两个室。一个室有衬底加热装置，另一个室不需配备任何有效加热衬底的装置。
按本发明的注入设备示意地示于图5中。该设备主要由三个室，或第一预备室(衬底装载室)501，一个注入室502，和第二预备室503、衬底卸载室)构成。每个室均有一使内部压力适当的机构。
第一预备室501装有带加热器的基座504，用于将衬底505加热到适当的温度。注入室502设计成与普通离子注入设备相同，并有掺杂剂气体引入系统510，抽真空系统511，和衬底夹具506，等离子室508和用于加速的控制电极509。另一衬底507放在夹具506上。从第二预备室503中取出处理后的衬底512。
若第一预备室501设计成装载和卸载衬底505，则可省去第二预备室503。在第一预备室501中，将衬底加热到适当温度。重要的不是在第一预备室501中对衬底加热的温度，而是离子注入工艺过程中注入室502内的衬底507的温度。特别重要的是使掺杂的半导体区保持在100至400℃，最好是保持在200至350℃。
本发明中，尽管经离子注入硅膜中仍不会造成缺陷，也不出现变形。结果，避免了催化元素聚集。
因为某些原故，离子注入后若需在400℃以上的温度进行热退火，离子注入后在硅膜中将不会留下缺陷也不会留下变形。因此，沟道中存在的催化元素将不会移动，因而防止了催化元素聚集在沟道与源/漏之间的界面处。所以会保持催化元素的初始浓度分布。
通过以下说明，本发明的其它目的和特征将会清楚。
图1(A)-1(E)是说明本发明实施例1的工序的TFT的剖面图。
图2(A)-2(E)是说明本发明实施例2的工序的TFT的剖面图。
图3(A)-3(E)是说明本发明实施例3的工序的TFT的横截图。
图4(A)-4(E)是说明催化元素的移动原理的TFT的剖面图。
图4(D)是表示图4(A)-4(C)所示硅岛区中催化元素的浓度分布图；
图5是本发明用的离子注入设备概略图；
图6(A)-6(E)和7(A)-7(C)是说明本发明例4的工序的剖面图。
图8(A)-8(E)是说明本发明例5的工序的剖面图。
图9(A)-9(E)是说明本发明例6的工序的剖面图。
实施例1
图1(A)-1(E)说明了本实施例。首先，用溅射法在Corning7059玻璃衬底101上形成厚2000的氧化硅缓冲膜102。然后，用等离子增强CVD(PCVD)法形成厚200至1500，例如500A的本征型非晶硅膜103。在非晶硅膜103中，I型杂质(即、三价或五价杂质)的浓度是1×1015至1×1018原子/厘米3，或设定在无沟道产生的条件。
使非晶硅膜103的表面氧化。然后在表面上加上1-100ppm的乙酸镍水溶液。使所生成的涂层干燥，因而形成乙酸镍层104。由于该层104极薄，它不总是呈现薄膜形状(图1(A))。
在550℃的氮气环境中经4小时热退火该非晶硅膜103，使膜结晶。热退火后，可用准分子激光等进行光退火，热退火后，将硅膜腐蚀成硅岛区105。此后，用PCVD淀积厚1200的氧化硅膜106作为栅绝缘膜。也可用热CVD代替PCVD(图1(B))。
随后，含有0.1-2％磷的多晶硅膜用LPCVD淀积厚度达3000-8000，例如6000。该多晶硅膜被腐蚀形成栅电极107(图1(C))。
随后，用栅电极107作掩模，用离子注入法将杂质，或磷引入硅岛区105。用氢将磷烷稀释至1-10％用作掺杂气体。加速电压是60至90kV，例如80KV。剂量是1×1013至8×1015原子/厘米2，例如，2×1014原子/厘米2。离子注入中，用加热器110将衬底加热至250℃。结果，构成n型掺杂区108(源)和109(漏)(图1D)。
随后，用PCVD形成厚6000的氧化硅膜111，作为层间绝缘体。在该氧化膜中形成接触孔。
用多层金属膜(例如；钛和铝)构成TFT的源和漏的电极和导电互连112和113(1图1(E))。
用二次离子质谱分析法(SIMS)检测镍的浓度。在TFT的掺杂区和沟道中的浓度是1×1018至5×1018原子/厘米3。没有发现沟道部分中的催化元素浓度特殊地下降。
在现有技术中，在激活步骤后，必须在200-350℃的氢气环境中进行热退火，或进行等离子处理。本发明中，不必进行这种处理。用本发明所获得的TFT中(沟道长×沟道宽＝8μm×8μm)，截止电流(栅电压为-17V，漏电压为+1V)近似为0.2至0.5pA。在与本发明条件(包括尺寸)相同的条件下制成样品TFT，只是在离子注入步骤中衬底温度是室温，在激活步骤中衬底只加热到500℃保持1小时。样品TFT的截止电流是5至20pA。
实施例2
图2(A)-2(E)中说明了本例。首先，用PCVD在Corning7059玻璃衬底201上形成厚4000的氧化硅缓冲膜202。然后，用PCVD形成厚200至1500，例如500的本征型(I型)非晶硅膜203。使非晶硅膜203的表面氧化，形成氧化膜(未画出)。然后，给表面加1-100ppm的乙酸镍水溶液。使所生成的涂层干燥。因此形成乙酸镍层204。
用KrF准分子激光，其波长为248nm，辐照非晶硅膜203，用日本专利公开318701/1994所公开的技术晶化非晶膜203。激光辐照之前，可在250至500℃进行预热退火。激光辐照中，衬底可加热至250至400℃。若在激光辐照后在400至550℃经1至4小时的热退火，能有效除去晶体中的形变(图2(A))。
然后，腐蚀已结晶的硅膜203，形成硅岛区。用PCVD淀积厚1200的氧化硅膜205。之后，在氧化硅膜205上淀积厚4000的含0.1至2％磷的结晶硅膜。腐蚀多晶硅膜，形成栅电极206。
此后，用栅电极206作掩模，用离子注入法，将杂质离子(硼离子)引入硅岛区内。用氢将乙硼烷稀释至1到10％，用作掺杂气体。加速电压是60至90kV，例如80kV。剂量是1×1012至1×1014原子/厘米2，例如，1×1013原子/厘米2。离子注入中，用加热器209将衬底201加热到350℃。结果，形成p型轻掺杂区207和208(图2(B))。
然后，各向异性地腐蚀等离子淀积的氧化硅膜，形成侧壁210。可用公知的LDD(轻掺杂的漏)形成技术建立这些侧壁210。本实例中，在侧壁210的形成过程中也腐蚀了氧化硅膜205。之后，在栅电极206和侧壁210下面留下氧化硅的栅绝缘膜211(图2(C))。
用离子注入再次引入p型杂质。用由氢稀释至1到10％的乙硼烷，用作掺杂气体。加速电压是10到30kV，例如，20kV。剂量是1×1014至8×1016原子/厘米2，例如，1×1015原子/厘米2。离子注入中，用加热器214将衬底加热到350℃。结果，形成p型重掺杂区212(源)和213(漏)。
另一方面，侧壁210下面的轻掺杂区207和208不注入p型杂质离子。反而形成轻掺杂的源区215和轻掺杂的漏区216(图2(D))。
随后，用PCVD淀积厚4000的氧化硅膜217作层间电介质。在该氧化硅膜217内形成接触孔。之后，形成铝源/漏电极和互连218和219(图2(E))。
本例中，离子注入后不使用热退火进行激活，因而很有效地缩短了加工时间。按上述日本专利公开267989/1994中公开的现有方法，用较低的温度热退火而使重掺杂区激活。然而，就轻掺杂区而言，必须用较高的温度热退火。本例中无需为着激活的热退火。因此根本不会发生这些问题。
实施例3
图3(A)-3(E)中说明了该例。首先，用PCVD在Corning1737玻璃衬底301上淀积厚3000的氧化硅缓冲膜302。之后，用LPCVD淀积厚200至1500例如500的本征型非晶硅膜303。此后，用PCVD形成厚300的氧化硅膜304。这些膜是顺序形成的。
选择腐蚀氧化硅膜304，以便在部分膜中形成窗口305。之后，用例1和2中相同的方法形成乙酸镍层306。将包括衬底301的迭层结构在450至580℃例如550℃，经8小时热退火，使非晶硅膜303结晶。结晶以窗口305开始，并按箭头所指方向推进，如上面引用的日本公开244104/1994所描述的。热退火之后，可用激光等进行光退火步骤(图3(A))。
之后，腐蚀结晶的硅膜，形成硅岛区308。 用PCVD淀积厚1200的氧化硅膜309(图3(B))。
此后，形成厚度为6000，并含0.1至0.3％钪的铝膜制成的栅电极310。用日本专利公开267667/1993中公开的栅电极阳极氧化技术，使栅电极310的侧表面和顶表面被阻挡型阳极氧化涂层311覆盖。本例中，阻挡型阳极氧化涂层311的厚度是1500至2000。腐蚀氧化硅膜309，以形成栅绝缘膜312。此时，栅电极部分，或栅电极310和周围的阻挡型阳极氧化涂层311的端表面从栅绝缘膜312的端表面位移X(图3(C))。
之后，用栅电极部分和栅绝缘膜312作掩模，用离子注入法，将杂质离子(磷离子)引入硅岛区308中。使用以氢稀释到1-10％的磷烷作为掺杂剂气体。离子注入工艺由两个步骤构成。第一步中加速电压是60至90kV，例如80kV。剂量是1×1012至1×1014原子/厘米2，例如，1×1013原子/厘米2。第二步中加速电压是10至30kV，例如，20kV。剂量是1×1014至8×1015原子/厘米2，例如1×1015原子/厘米2。
在任一离子注入步骤中，用加热器315将衬底301加热到300℃。在高加速电压轻掺杂(第一注入步骤)的结果，形成了轻掺杂的源区316和轻掺杂的漏区317。重掺杂(第二注入步骤)的结果，形成了源区313和漏区314(图3(D))。
接着，用PCVD淀积厚5000的氧化硅膜318作层间绝缘体。在该氧化硅膜318中形成接触孔。之后，形成钛源/漏电极和互连319和320(图3(E))。
例2中，在轻掺杂工艺之后进行成膜步骤，以获得类似LDD的结构。之后，再进行重掺杂步骤。因此，两个掺杂步骤分开进行。另一方面，本例中、与例2不同，可顺序进行轻掺杂和重掺杂步骤。结果获得了很高的生产率。
例4
例3中，在栅电极周围形成致密的阳极氧化层，以获得LDD结构。本例中建立了，未形成致密的阳极氧化膜的LDD结构。
图6(A)-6(E)和7(A)-7(C)是说明本例的TFT的制造工序的剖面图。如图6(A)所示，用溅射法、在Corning7059玻璃衬底601上形成厚2000的氧化硅膜，作为缓冲膜602。之后，用PCVD形成厚500的本征非晶硅膜603。
使非晶硅膜603的表面氧化，形成极薄氧化膜(未画出)，然后、给氧化膜表面加1-100ppm的乙酸镍水溶液，使乙酸镍层干燥，形成乙酸镍层604(图6))。
之后，在550℃的氮环境中经4小时对叠层热退火。由于加热，乙酸镍层604分解成镍，并均匀扩散进非晶硅膜603中，因此使其结晶。热退火后，可用准分子激光等进行光退火。
腐蚀结晶后的硅膜，形成硅岛区605。之后用PCVD淀积厚1000的氧化硅膜606(图6(B))。
此后，用溅射法淀积将要成为栅电极607的厚5000的铝膜。为了抑制小丘和晶须，铝材料中已包含0.2wt％的钪。
然后在电解溶液中阳极氧化铝膜，在表面上形成致密的厚100的阳极氧化膜608。这种情况下，电解溶液由含3-10％的酒石酸、硼酸或硝酸的乙二醇溶液构成。电解溶液的PH值调到约7。用加于铝膜上的电压来控制致密阳极氧化膜608的厚度。致密的阳极氧化膜608用于提高光刻胶的附着力。
形成光刻胶掩模609。用该掩模609腐蚀铝膜，形成栅电极607(图6(C)。
用处于光刻胶掩模609下面的栅电极607作阳极，进行另一阳极氧化步骤。用含3-20％的柠檬酸、草酸、铬酸或硫酸的酸性溶液作电解溶液。在这种情况下，栅电极607的表面上存在有光刻胶掩模609和致密的阳极氧化表面608，因而只在栅电极607的侧壁上形成多孔的阳极氧化层610。
控制加于栅电极607上的电流的时间，可控制该多孔阳极氧化层610的生长距离。再由该生长距离来决定掺杂区的长度。本例中，多孔阳极氧化生长到长度为5000(图6(D))。
之后，用光刻胶掩模609，腐蚀氧化硅膜606，并形成栅绝缘膜611(图6(E))。
如图7(A)所示，顺序除去光刻胶掩模609，致密阳极氧化膜608和多孔阳极氧化物610，露出栅电极607。
用专用的脱模液除去光刻胶掩模609。用缓冲的氢氟酸腐蚀致密阳极氧化膜608。由于致密阳极氧化膜608很薄，它可以被选择地腐蚀掉。用磷酸、醋酸和硝酸的混合酸腐蚀多孔阳极氧化物610。由于多孔阳极氧化物610容易除去，因此不腐蚀栅电极607。
为了抑制小丘和晶须产生，用臭氧水清洁栅电极607的裸露的表面，形成氧化膜(未画出)。若在后面的工艺步骤中能抑制小丘和晶须的生成，就不需要形成氧化膜。
之后，用栅电极607作掩模，用离子注入法，将杂质离子引入硅岛区605中。用由氢稀释至1-10％的磷烷(PH3)作掺杂气体。离子注入工艺由两步构成。离子注入工艺中，用加热器612将衬底601加热到300℃。在第一步骤中，加速电压是60至90kV，例如，80kV。剂量是1×1012至10×1014原子/厘米2，例如，1×1013原子/厘米2。
此时，由于加速电压较大，磷离子不会渗透栅电极607，但能渗过栅绝缘膜611并注入到硅岛区605中，由于剂量小，形成了轻掺杂区613和614。由于没有磷离子引入栅电极607正下方的区域，形成了沟道形成区615(图7(A))。
在第二步骤中，加速电压小于第一步骤中用的加速电压，即10至30kV，例如，20kV0剂量为1×1014至8×1015原子/厘米2，例如1×1015原子/厘米2。
因而，磷离子不渗透进栅绝缘膜611，但以高浓度主要注入硅岛区605的露出部分，因此，形成源/漏616和617。栅绝缘膜611的下面部分仍保持轻掺杂区613和614，并作为沟道形成区615(图7(B))。
在本例中，离子注入工艺由两步构成。在一个离子注入操作中，也可能形成轻掺杂区613和614和源/漏区616，617，如图7(B))所示。在该情况下，可适当规定加速电压，剂量和其它条件，因此，栅绝缘膜611起半透明掩模的作用。
离子注入后，用PCVD形成厚300的氮化硅膜618。由于栅电极607会在以后进行的氢化步骤中被加热，可能会过分地生长铝，因此产生龟裂和小丘。本例中，为防止龟裂和小丘，用氮化硅膜618覆盖栅电极607。
接着，用PCVD形成厚6000的氧化硅膜作层间绝缘体619。在该氧化硅膜中构成接触孔。形成由多层金属膜(如钛和铝)构成的TFT的源和漏区用的电极和导电区连620和621。最后，叠层结构在350℃的氢气环境内热处理1小时，完成TFT(图7(C))。
本例的TFT中，轻掺杂区614位于沟道形成区615与漏区617之间防止沟道形成区615与漏区617之间加高电压。而且可减小截止电流。
在本例中，离子注入步骤后，不进行用热退火或激光退火的激活，因此可缩短工艺时间。尽管在较低的温度下用热退火可激活重掺杂区。必须将热退火温度设定为轻掺杂区激活用的高温。在本例中，不必进行使其激活的热退火。因此，有助于减小处理温度。
本例中，形成氮化硅膜618，用于保护栅电极607。若既没有产生龟裂，也没有产生小丘，因为，不必进行热退火或激光退火，则可省去氮化硅膜618。
例5
本例是由n型TFT和P型TFT组成的CMOSTFT的一个制造例。图8(A)至8(E)说明了本例。首先，在Corning7059或1737玻璃衬底801的上表面上形成缓冲膜(没画出)。之后，用PCVD形成厚500A的本征型(I型)非晶硅膜。作为一个例子，厚度为2000的氧化硅膜用作缓冲膜。随后，用上述各例中所述的方法使非晶硅膜结晶。腐蚀结晶后的硅膜，形成硅岛区802和803。此后，用PCVD淀积厚1500的氧化硅膜804。
之后，用溅射法淀积厚4000的铝膜。该铝膜以后会变成栅电极805和806。为了抑制小丘和晶须产生，该铝膜已经包含0.2wt％的钪。
此后，铝膜在电解溶液中阳极氧化，在表面上形成厚100数量级的致密阳极氧化膜(没画出)。在阳极氧化膜上形成光刻胶掩模，并光刻构图。使用该光刻胶掩模腐蚀铝膜，形成栅电极805和806。
之后，在栅电极805和806上保留光刻胶掩模对其再次阳极氧化。用含3-20％的柠檬酸、草酸、铬酸或硫酸(例如，3％的草酸水溶液)的酸性溶液构成电解溶液，在这种情况下，栅电极805和806的表面上存在有光刻胶掩模和致密阳极氧化物，因此，只在栅电极805和806的侧壁上形成多孔阳极氧化物807和808，控制阳极氧化的处理时间可以控制多孔阳极氧化物807和808的生长距离。该生长距离在以后会决定轻掺杂区(CDD)的长度。在本例中，多孔阳极氧化物807和808生长到厚7000。
再阳极氧化栅电极805和806，以形成致密而牢固的阳极氧化膜809和810。在本例中，用氨水中和含3％酒石酸的乙二醇溶液，使其PH值达到6.9，再使用(图8(A)。
之后，用阳极氧化区807、808、809和810作掩模，腐蚀氧化硅膜804。若不腐蚀阳极氧化区807、808、809和810而只腐蚀氧化硅膜804，则该腐蚀工艺既可以是湿腐蚀，也可以是干腐蚀。在本例中，用CLF3气体干腐蚀氧化硅膜804，形成栅绝缘膜811和812(图8(B))。
之后，顺序除去致密阳极氧化物(未画出)和多孔阳极氧化物807和808，用缓冲的氢氟酸除去致密阳极氧化物(未画出)。用磷酸、醋酸和硝酸的混合酸腐蚀掉多孔阳极氧化物807和808。由于能容易地除去多孔阳极氧化物807和808，因而不腐蚀致密而牢固的阳极氧物809和810。
之后，用栅电极805和806作掩模，用离子注入，将杂质离子引注入硅岛802和803中。在本例中，使用以氢稀释至1-10％的磷烷(PH3)用作掺杂气体。离子注入工艺由两步构成。离子注入工艺中，按本发明，衬底801用加热器加热到如250至350℃。在第一步骤中，加速电压是10至30kV，例如10kV。剂量是1×1014至8×1015原子/厘米2，例如1×1015原子/厘米2。
此时，加速电压较低，所以磷离子不会渗透过栅绝缘膜811和812。它们主要渗入硅岛802和803的露出部分，因此形成源区813，816和漏区814，815。以掺杂分布图形的峰值处于源/漏区中较窄的区域内的方式进行离子注入。
在加速电压高于第一注入步骤的加速电压，即60-90kV，例如80kV进行第二注入步骤，剂量是1×1012至5×1013原子/厘米2，例如1.5×1013原子/厘米2。
此时，由于加速电压较高，磷离子不渗透过栅电极805和806，但它能渗透过栅绝缘膜811和812。之后，离子被射入硅岛区802和803内，然而位于栅绝缘膜正下方的区域被栅绝缘膜掩蔽，并形成了轻掺杂区(LDD区)817和818，而且，栅电极805和806正下方的区域没注入磷离子，因此，形成了沟道形成区819和820。这种情况下，掺杂图形是这样确定的，使峰值处于源/漏区中的较深区域内，由于第一和第二注入步骤，磷离子均匀地分布在源/漏区中(图8(C))。
用聚酰亚胺或耐热光刻胶821覆盖叠层结构，只除去将变成P型晶体管的光刻胶部分(图8(D))。之后，用离子注入法引入硼离子，使N型转变成P型。在本例中，用加速电压65kV和剂量1～5×1014原子/厘米2进行第一离子注入步骤。用加速电压10kV和剂量2×1015原子/厘米2进行第二离子注入步骤。被聚酰亚胺或耐热光刻胶821覆盖的区域没注入硼离子，仍保持N型。
之后，除去光刻胶821。用PCVD形成厚1μm的氧化硅膜，作为层间绝缘体822，并建立接触孔。用钛和铝的多层金属膜构成源/漏区用的电极和互连823，824和825。最后，叠层结构在350℃的氢气环境中经2小时热处理。按此方法完成CMOSTFT(图8(E))。
本例的TFT构成由N型晶体管和P型晶体管互补组合构成的CMOS结构，因而，当晶体管被驱动而导通时，能实现较低的电功耗，而且，由于轻掺杂区817和818分别处于沟道形成区819与漏区814之间和沟道形成区820与漏区815之间。因而，可防止分别在沟道形成区819与漏区814之间和沟道形成区820与漏区815之间产生电场，而且，在离子注入后既不进行用于激活的热退火也不进行激光退火。因此可缩短工艺时间。
例6
本例是N型TFT和P型TFT的CMOS(互补MOS)TFT。
图9(A)-9(E)说明了本例。首先，在Corning7059或1737玻璃制成的玻璃衬底901的顶表面上形成缓冲层(示画出)。用PCVD形成厚500的本征非晶硅膜。例如，由厚2000的氧化硅膜构成缓冲膜。之后，按上述例相同的方式使非晶硅膜结晶，腐蚀结晶后的硅膜，形成硅岛区902和903，此后，淀积厚1500的氧化硅膜904，作栅绝缘膜。
之后，用溅射法淀积厚4000的铝膜，该铝膜以后将变成栅电极905和906。为抑制小丘和晶须，该铝膜已包含0.2wt％的钪。
之后，在电解溶液中使铝膜阳极氧化在表面上形成约厚100A的致密阳极氧化膜(未画出)。在铝膜上形成光刻胶掩模并光刻构图。用光刻胶掩模腐蚀铝膜，形成栅电极905和906。留下光刻胶掩模，再次阳极化栅电极905和906。含3-20％的柠檬酸、草酸、铬酸或硫酸的酸性溶液(例如3％的草酸水溶液)构成电解溶液。在该情况下，栅电极905和906的两面表面存在有光刻胶掩模和致密阳极氧化物，因此，只在栅电极905和906的侧壁上形成多孔阳极氧化物909和910。控制阳极氧化的工艺时间，可控制多孔阳极氧化物909和910的生长距离，该生长距离以后将决定轻掺杂区(LDD)的长度。在本例中，多孔阳极氧化物909和910长到厚7000。
再次阳极化多孔阳极氧化物905和906，形成致密而牢固的阳极氧化膜911和912。在本例中，用氨水中和含3％酒石酸的乙二醇，使其PH值达到6.9再使用(图9(A))。
之后，用栅电极905和906和多孔阳极氧化物909和910作掩模，用离子注入将杂质离子引入硅岛902和903中。在本例中，使用由氢稀释到1-10％的磷烷(PH3)作为掺杂气体。注入工艺中，按本发明用加热器将衬底加热至250至350℃。离子注入中，加速电压是60至90kV，例如80kV，剂量是1×1012至1×1015原子/厘米2，例如1×1015原子/厘米2。
此时，由于加速电压较高，磷离子不渗透过栅电极905、906和多孔阳极氧化物909和910中的任何一个，但它透过栅绝缘膜904。然后，离子沉积在硅岛902和903中，形成源区913，916和漏区914、915。然而，位于栅电极905和906正下方的区域没注入磷离子。因此形成了沟道形成区917和918(图9(B))。
之后，用缓冲的氢氟酸除去致密阳极氧化物(未画出)。之后，用磷酸、醋酸和硝酸的混合酸腐蚀掉多孔阳极氧化物909和910。由于容易除去多孔阳极氧化物909和910，致密而牢固的阳极氧化物911和912没被腐蚀。
再次注入磷离子，加速电压是60至90kV例如80kV，剂量是1×1012至1×1014原子/厘米2，例如，1×1014原子/厘米2。
此时由于加速电压较高，磷离子不透过栅电极905和906，但透过栅绝缘膜904。离子被射入硅岛区902和903中，由于沟道形成区917与源/漏区913，914之间的区域，和沟道形成区918与源/漏区915、916之间的区域，是用磷掺杂的轻掺杂区，因此，形成了轻掺杂(LDD区)919和920(图9(C))。
用聚酰亚胺或耐热光刻胶921覆盖叠层结构并构图，只去掉将变成P型晶体管部分的光刻胶(图9(D))。之后，用离子注入法引进硼离子，使N型变成P型。在本例中，加速电压是80kV。硼剂量是2×1015原子/厘米2。被聚酰亚胺或耐热光刻胶921覆盖的区域没注入硼离子，因此仍是N型。此时，由于大量硼离子引入，在漏区915与沟道区918之间不形成轻掺杂区(LDD区)。
之后，除去光刻胶921。用PCVD形成厚1μm的氧化硅膜，作为层间绝缘体膜922。在层间绝缘体膜922中构成接触孔。用钛和铝的多层金属膜构成源/漏区用的电极和互连923，924和925，最后，叠层结构在350℃的氢气环境中热处理2小时，由此法完成CMOS TFT(图9(E))。
本例的TFT形成由N型晶体管和P型晶体管互补组合构成的CMOS结构。因而，当晶体管被驱动而导通时，可实现低电功耗，而且，由于轻掺杂区919位于沟道形成区917与漏区914之间，可防止在沟道形成区917与漏区914之间产生电场。而且，离子注入后，既不进行使其激活的热退火，也不进行激光退火，因此可缩短工艺时间。
即使在使用促进晶化的催化元素的情况下，本发明也能制成具有低截止电流和高可靠性的优良特性的TFT，结果，可开发如日本专利申请公开244104/1994、267989/1994、318401/1994和333951/1994所述的用催化元素进行低温结晶的技术，因此，本发明具有工业化优点。