同步分离电路及监控器 本发明涉及一种同步分离电路及具有该同步分离电路的监控器，特别是关于能连接到水平、垂直同步信号的频率不同的多台个人电脑的监控器的同步分离电路。
现有的监控器的分离电路多以模拟方式构成，用微分电路来分离水平同步信号，而用积分电路来分离垂直同步信号。另外，现有的数字方式的垂直同步分离电路登载于杂志《晶体管技术》(1994年5月号)上。它具有以比水平同步信号的周期H小，而比其半周期H/2大的振荡周期T(H/2＜T＜H)进行振荡的单稳态多谐振荡器，在水平同步信号的T秒后检测有没有垂直同步信号发生，从而避免了包含于垂直同步信号中的均衡脉冲。
图9是现有的数字式水平同步分离电路的方框图，图中，5是自激振荡器，将设定的高频时钟分离而振荡生成与水平同步信号的频率相等的脉冲信号HD。由未有图示地水晶振子生成稳定度为10-6～10-7的高频时钟。解码器6根据设定的高频时钟及信号HD，生成其脉冲宽度比含于复合同步信号的水平同步信号更宽、且与信号HD同步的门信号，同时直接所说HD信号作为分离水平同步信号输出。复合同步信号及门信号通过“与”门7被送到自激振荡器5，使自激振荡器5的振荡频率与输入的水平同步信号同步。
图10是表示图9所示的水平同步分离电路的动作的时间图。图中，(a)表示包含于复合同步信号中的水平同步信号，(b)表示自激振荡器5振荡产生的信号HD，该信号HD大致上与水平同步信号同步；(c)表示解码器6产生的门信号；(d)表示解码器6输出的分离水平同步信号。即，在信号HD与输入的水平同步信号同步时，分离水平同步信号与输入的水平同步信号同步。信号HD有与输入的水平同步信号不同步的情形。这时，由于时钟的稳定度为10-6～10-7，信号HD随着时间的经过，在经过相移时间后而与输入的水平同步信号同步。一旦同步后的门信号使自激振荡频率与输入的水平同步信号同步。然后生成与继续输入的水平同步信号同步的分离水平同步信号。即，由于根据均衡脉冲的同步没有紊乱，而在垂直同步信号的期间自激振荡，所以继续输出分离水平同步信号。
如上所述，垂直同步分离电路需要振荡周期T(H/2＜T＜H)的多谐振荡器，因此，必需固定的水平同步信号的频率(1/H)。此外，由于水平同步分离电路是难以同步的，且以固定于水平同步信号的频率为前提，所以，不适用于多路扫描用的同步分离电路。
本发明是为了解决上述问题而创造的，其目的在于提供一种同步分离电路及具有该同步分离电路的监控器，所述同步分离电路产生包含在由个人电脑所提供的复合同步信号中的水平同步信号的频率的整数倍的频率的时钟，通过根据所产生的时钟而将水平、垂直同步信号分离，从而使它不受复合同步信号的频率的制约。
本发明的第一方面的同步分离电路，用以从外部输入的复合同步信号中分离出水平同步信号及垂直同步信号，其特征是具有：时钟生成电路，用以产生具有包含于所述复合同步信号中的第一水平同步信号的频率的M(M为自然数)倍的频率的时钟；水平同步信号生成电路，用以将根据在所定期间输入的上述第一水平同步信号于上述时钟生成电路所产生的电钟的频率作1/M分频而产生第二水平同步信号；垂直同步信号生成电路，用以将上述水平同步信号生成电路所产生的第二水平同步信号与上述复合同步信号的相位进行比较而得出的相位差作为垂直同步信号而生成。
根据本发明的第二方面的同步分离电路，其特征在于，所述水平同步信号生成电路具有：脉冲产生电路，用以将上述时钟生成电路所产生的时钟的频率作1/M分频以产生脉冲；脉冲检测电路，用以将包含于所述复合同步信号的脉冲加以检测；同步识别电路，用以识别所述脉冲检测电路所检出的脉冲与上述脉冲生成电路所产生的脉冲是否同步；判定电路，用以判定所述同步识别电路连续地识别为同步的次数是否达到所定次数；输出电路，用以根据该判定电路的判定结果将所述脉冲生成电路所产生的脉冲作为第2水平同步信号输出；又，上述垂直同步生成电路包括：相位匹配电路，用以使上述复合同步信号的相位延迟，使上述第1水平同步信号的相位与上述第2水平同步信号的相位匹配；相位比较电路，用以将在该相位匹配电路经相位匹配的复合同步信号及上述第2水平同步信号的相位作比较；输出电路，用以将在该相位比较电路经比较而得出的相位差作为垂直同步信号输出。
本发明的第三方面的监控器，其特征在于是具有上述第一或第二方面所述的同步分离电路。
在本发明的第一方面中，时钟生成电路产生频率为包含于从外部输入的复合同步信号的第一水平同步信号的频率的M倍的时钟；水平同步信号生成电路则根据在所定期输间输入的所述第一水平同步信号将上述时钟生成电路所产生的时钟的频率作1/M分频而生成第二水平同步信号；垂直同步信号生成电路将该水平同步信号生成电路所产生的第二水平同步信号及上述复合同步信号的相位进行比较，将所得的相位差作为垂直同步信号而予以产生。
在本发明的第二方面中，时钟生成电路产生频率为包含于外部输入的复合同步信号中的第一水平同步信号的频率的M倍的时钟；脉冲生成电路对时钟生成电路所产生的时钟进行计数，产生频率为所述时钟的1/M的脉冲；脉冲检测电路检测包含于复合同步信号中的脉冲；同步识别电路识别脉冲检测电路所检出的脉冲与脉冲生成电路所产生的脉冲是否同步；判定电路则判定同步识别电路连续识别为同步的次数是否已达到所定的次数，并根据判定电路的判定结果将脉冲生成电路所产生的脉冲作为第二水平同步信号而输出；相位匹配电路使复合同步信号的相位延迟，将第一水平同步信号的相位与第二水平同步信号相匹配；相位比较电路将相位匹配电路所匹配的复合同步信号与第二水平同步信号的相位进行较，根据相位比较电路的比较结果而输出垂直同步信号。
本发明的第三方面的监控器，具有本发明的第一或第二方面的同步分离电路，用以将水平同步信号及垂直同步信号分离，然后将来自个人电脑的图象信号显示于显示器上。
图1是本发明的同步分离电路的方框图；
图2是输入于图1的同步分离电路的复合同步信号的波形图；
图3是图1所示的时钟生成电路的方框图；
图4是图1所示的水平同步分离电路的方框图；
图5是图1所示的垂直同步分离电路的方框图；
图6是表示图5所示的比较器动作的时间图；
图7是表示图5所示的垂直同步分离电路的动作的时间图；
图8是表示图5所示的垂直同步分离电路的动作的其他的时间图；
图9是现有技术的数字式的水平同步信号分离电路的方框图；
图10是表示图9的水平同步分离电路的动作的时间图。
以下根据附图所示的实施例对本发明具体地加以说明。
图1是本发明的同步分离电路的方框图。图中，1是水平同步分离电路，接受来自未图示的个人电脑的复合同步信号和时钟生成电路2所产生的时钟信号，根据该时钟信号产生其相位迟于包含在复合同步信号中的第一水平同步信号的第二水平同步信号，作为生成水平同步信号而予以输出，并输出到时钟生成电路2和垂直同步分离电路3。
时钟生成电2产生其频率为所接收的生成水平同步信号的频率的256倍的时钟信号，并将之供给水平同步分离电路1及延迟电路4。延迟电路4根据所述时钟信号通过将复合同步信号的相位延迟而将包含于复合同步信号中的第一水平同步信号的相位与第二水平同步信号的相位匹配，并将之供给垂直同步分离电路3。垂直同步信号分离电路3通过将所述复合同步信号及第二水平同步信号的相位进行比较而将包含于复合同步信号中的垂直同步信号分离，并作为生成垂直同步信号而予以输出。
图2是由个人电脑所提供的复合同步信号的波形图。图2(a)是一种复合同步信号的波形图；图2(b)是另一种复合同步信号的波形图。在图2(a)所示的复合同步信号中，示出了在时间t10至t11、t12至t13、t14至t15、t18至t19、t20至t21及t24至t25期间的脉冲信号为水平同步信号的水平同步脉冲；时间t17至t23期间为垂直同步信号的垂直同步脉冲，在时t16至t17及时间t22至t23的期间内没有脉冲。
在图2(b)所示的复合同步信号中，示出了从时间t10至t11、t12至t13、t14至t15及t24至t25的期间内的脉冲信号为水平同步信号的水平同步脉冲；时间t16至t22的期间内为垂直同步信号的垂直同步脉冲。这样，在图2(a)中，在垂直同步脉冲的始端和终端没有水平同步脉冲存在，在脉冲宽度内的水平同步脉冲的极性与脉冲宽度外的水平同步脉冲的极性是互为相反的。在图2(b)中，在垂直同步脉冲的宽度内没有水平同步信号存在。
图2是图1所示的时钟生成电路2的方框图。图中，26是分频器，用以将生成水平同步信号fH为分频1/P(P为自然数)频率的f1信号，并将之供给数字相位比较器23。电压振荡器21是根据控制电压而使振荡频率变化的自激振荡器，发出输入的水平同步信号的频率(fH)的256倍的振荡频。该振荡频在分频器22被分频为1/Q(Q为256×P)的频率f2，在比较器23与频率f1比较。分频器22含有预换器。相位比较器23将频率f1的信号的上升点与频率f2的信号的下降点相比较，当频率f2的信号的下降点迟(或早)时，则作为UP(或DOWN)信号，输出期间为“L”的信号。接收了UP信号(或DOWN信号)的供给泵24在规定期间内将正(或负)的电荷供给低通滤波器25，以积蓄电荷，形成控制电压控制振荡器21的一个控制电压。电压控制振荡器21在控制电压上升(或下降)时使振荡频率升高(或降低)。这样，生成了其频率为输入的水平同步信号的频率的256倍的时钟信号。
图4是图1所示的水平同步分离电路的方框图。图中，10是脉冲检测部，用以检测所供给的复合同步信号的下降及上升，从而检测包含于复合同步信号中的脉冲，并将所检出的脉冲供给计数器11、同步检测部13、非同步检测部16及选择部18。脉冲检测部10的动作在垂直同步信号期间是紊乱的，而在其他期间则将水平同步信号作为脉冲而加以检测。计数器11在脉冲检测部10检出脉冲时，开始对频率256×fH的时钟信号进行计数，在计数到256个时钟信号时则识别为经过一个水平周期，并将识别时间通知水平同步脉冲生成部12、同步检测部13及非同步检测部16。该识别时间是下一个脉冲应到来的时间。
水平同步脉冲生成部12存储了待生成的第二水平同步信号的脉冲宽度，根据来自计数器11的第一水平周期的经过识别时间以生成第二水平同步信号，并将之供给选择部18。
同步检测部13是在计数器11所供给的识别时间检测脉冲检测部10有没有供给所检出的脉冲，即检测水平同步信号有没有在应到达的时间到达的检测器。当脉冲正确地到达时，则每次检出时，就产生“同步脉冲”，并通过计数器14通知判定部15。
非同步检测部16是一个检测器，用以检测在计数器11所提供的时间有没有水平同步信号作为通常的脉冲到来，当没有到来时，则在每一水平周期生成“非同步脉冲”，并通过计数器17通知判定部15。没有水平同步信号正确地到来的情形是垂直同步信号到来时或接通电源时的情形。
计数器14根据连续64次计数到同步脉冲而识别为水平同步信号的正确到来，并将此识别结果通知判定部15。即，在垂直扫描期间含有64个以上的水平同步脉冲。计数器17根据连续32次计得非同步脉冲而识别为没有水平同步信号正确地到来，并将该识别结果通知判定部15。即，垂直同步信号的期间含有31个以下的水平同步脉冲。
当判定部15接收来自计数器14的水平同步信号正确地到来的通知时，就控制选择部18，将水平同步脉冲生成部12所生成的第二水平同步信号作为生成水平同步信号输出。这是通常的稳定状态，称为锁定状态。生成水平同步信号的相位比含于复合同步信号中的水平同步信号迟。又，当接受了从计数器17没有水平同步信号正确地到来的通知时，则控制选择部16将脉冲检测部10所检出的脉冲作为生成水平同步信号而予以输出。这状态称为非锁定状态。于是，计数器14在非锁定状态下进行计数动作，而计数器17则在锁定状态下进行计数动作。
这样，当通常的水平同步脉冲连续64次时，水平同步分离电路1就成为锁定状态，将所生成的第二水平同步信号作为生成水平同步信号输出。在垂直同步信号期间内计得31次以下的非同步脉冲时，该锁定状态则持续下去。即，水平同步分离电路1通过飞轮般的动作将水平同步信号从复合出步信号中分离出来。
图5是图1所示的垂直同步分离电路3的电路图。图中，30是公知的相位比较器，用以将供给端子V的脉冲信号的上升时间和供给端子R的信号的下降时间相比较，当前者迟于后者时，在所述的相位差期间将负的脉冲输出到端子D。
图6是表示图5所示的公知的相位比较器30的动作的时间图。图中，(a)表示端子R的电压；(b)表示端子V的电压；(c)表示端子D的电压。
生成水平同步信号通过变换器31而被送到相位比较30的端子V，而复合同步信号则通过变换器32而被送到相位比较器30的端子R。因此，相位比较器30将生成水平同步信号的上升时间和复合同步信号的上升时间进行比较，当前者迟于后者时，在所迟的相位差期间将负的脉冲输出到D端子。
图7是模式地表示垂直同步分离电路3的动作的时间图。图中，(a)表示复合同步信号，水平同步信号作为负的脉冲包含于复合同步信号中，在时间t0至t5的期间是垂直同步信号，在该期间中，在t1至t2及t3至t4的期间的正脉冲是垂直同步信号的期间中的水平同步信号的脉冲。(b)表示生成水平同步信号是负脉冲，与含于复合同步信号中的第一水平同步信号同步。(c)表示端子D的电压，在垂直同步信号的始点t0下降，在时间t1上升，在时间t2再次下降，在时间t3再上升，在时间t4第三次下降，在垂直同步信号的终端t5上升。由于垂直同步信号在其始点的下降是有意做成这样的，所以端子D的电压可作为生成垂直同步信号使用。
图8是模式地表示垂直同步分离电路3的动作的其他的时间图。图中，(a)表示其他的复合同步信号，水平同步信号作为负的脉冲包含于复合同步信号中，在时间t6至t8的期间内是垂直同步信号，在该期间内不含水平同步信号。(b)表示生成水平同步信号的负脉冲，与包含于复合同步信号中的水平同步信号同步。且在垂直同步信号的始点t6下降，在时间t7上升，然后，以与先前相同的周期继续负脉冲，在垂直同步信号的终点t8也是一样。(c)表示端子D的电压，它在时间t7下降，在时间t8上升。时间t7比垂直同步信号的始点t6延迟了生成水平同步信号的负脉冲的脉冲宽度的期间，但由于其相位差可忽略，所以端子D的电压可作为生成水平同步信号使用。这样，通过将相位匹配后的复合同步信号与生成水平同步信号的相位进行比较，将作为相位不一致的期间的垂直同步信号分离。
再者，具有本发明的同步分离电路的监控器，产生频率为包含于复合同步信号中的水平同步信号的频率的M倍的时钟信号，根据该时钟信号将水平、垂直同步信号分离，将来自个人电脑的图象信号显示于显示器上。
本发明的第三方面的监控器，由于具有本发明的第一方面或第二方面的同步信号分离电路，所以不受复合同步信号的频率的制约，可将复合同步信号的图象显示在显示器上，发挥作为多路扫描用监控器的优秀功能。
如上所述，在本发明的第一及第二方面中，生成其频率为包含于复合同步信号中的第一水平同步信号的M倍的时钟信号，在根据该生成的时钟信号连续输入所定次数的第一水平同步信号时，将根据上述时钟信号而生成的第二水平同步信号作为生成水平同步信号而予以输出，使复合同步信号的相信延迟而将第一水平同步信号和第二水平同步信号的相位进行匹配，通过将匹合后的复合同步信号和第二水平同步信号的相位进行比较而检测其相位差，并作为生成垂直同步信号而予以输出。因此，不受复合同步信号的频率的制约，从而构成多路扫用监控器的同步分离电路，发挥优秀的功能。
此外，在本发明的第三方面中，由于具有本发明的第一方面或第二方面的同步分离电路，所以可从来自个人电脑的不同频率的复合同步信号中，以同一电路将水平、垂直同步信号分离，并将之显示于显示器上，从而发挥优秀的功能。