时分交换系统 【技术领域】
本发明总的说来涉及一种交换系统，系统中的电路交换是在分布式时分交换机上进行的，时分交换机的时分交换单元安置在与交换机中心中的分时介质连接的交换机端口中。
更具体地说，本发明涉及这样一种数字时分交换系统，该系统用在电信网路中，有交换机中心和多个交换机端口，各端口在网路中以时分多路复用的形式共享总线的带宽，时间即在这个基础上分成多个汇集成时帧的时隙，数据在各交换机端口之间的传输则在分派给各交换机端口的各时隙中进行；为避免总线使用上的冲突，时隙地分派是由高级的控制装置进行的；各交换机端口可以使用总线的整个带宽且借助于高级控制装置选取准备给交换机端口使用的数据。
技术现状
交换机中心由共用时间分享的介质组成的交换系统，其交换机中心可以非常简单，现有这类系统的交换机中心往往只由一个无源总线组成。
这类交换系统的一个好处是，交换机中心的造价低，因而只要采用造价较高的模件性就可以制取可按比率缩小的系统。由于交换机中心构成系统固定的基本造价， 因而交换机中心的造价低时可以降低小系统的整个造价，从而提高这些小系统的成本效益。
但无源总线有好几个问题。一个问题是，错误出现的交换机端口会在分派给其它交换机接口的时间内驱动总线，从而干扰总线的功能。这会引起总线使用上的冲突。
另一个问题是，总线的高频性能。更具体地说，在高频下，阻抗需要匹配，因为这时总线具有传输线特性。但由于各种不同的原因，要使总线在阻抗上匹配有困难，因而带宽实际上是极其有限的。
另一个能随同无源总线出现的问题与检错有关。由于好几个可能出错的交换机端口能驱动多个公用的电气节点(即组成总线的一个或多个节点)，因而要识别起干扰作用的交换机端口有困难。
美国专利5,153,455介绍了多个IC(集成电路)电路通过公用总线彼此通信的一种数字通信系统。从各IC电路至总线的通信是借助于“或”逻辑功能电路进行的，容许任意电路与其它所有电路通信。
从美国专利5,085,427我们知道多个终端通过公用系统总线通过驱动单元进行通信的一种系统。各驱动单元由各个呈“与”门的逻辑控制单元控制。通过使加到驱动单元的控制信号在不容许该驱动单元使用总线期间取逻辑0值，可以避免多个驱动单元同时使用总线。更具体地说，这是通过受时钟脉冲控制形成逻辑控制单元的其中一个输入的触发器的输出达到的。
美国专利4,656,471介绍了一种将用户与总线连接起来而不致使总线因用户终端出错(如有的话)而阻塞的系统。令该终端通过一个开关与总线接触，加到该开关的控制信号表明该终端按应该工作的时间工作时，该开关导通，不然就断开。
美国专利4,613,858涉及减少总线因终端出错而出错的风险的一种方法。这是通过终端受一个“与”门来的输出信号所控制的驱动电路达到的，该“与”门的各输入端接两个控制信号。这两个控制信号限定该终端可以发信的时间间隔，两个控制信号由内部和外部产生，从而不致使内部出错影响发信时间。
欧洲专利396,119介绍了借助于诸如“与非”门之类的多个逻辑元件多路传输宽带信号的一种方法。根据一系列输入信号通过连续的“与非”操作使不希望有的信号取逻辑0值来选取所要求的输入信号。
美国专利US5,151,896公开了一种分配式数字电话系统，其中各交换端口含有交换和控制功能。各交换机端口与TDM(时分复用)总线连接。出错时可以切除系统出错的部分而不致影响系统的其余部分。
发明简介
本发明的目的是解决上述出现在无源总线的那类问题，同时使交换机中心保持较低的造价，而提供电路交换用的一种交换系统，该系统由多个时分交换单元组成，各时分交换单元安置在各交换机端口中借助于交换机中心以公用时间分时的介质互连起来。
本发明是通过这样的措施达到的：由各交换机端口中的逻辑装置赋予加到交换机中心且在非指定时隙中出现的数据某一逻辑值，交换机中心装有一个多路传输装置供通过逐位进行的逻辑操作多路传输来自各交换机端口的数据，使已赋予所述特定逻辑值的数据不致对各项操作产生任何有效的影响。这些逻辑操作可以是“或”逻辑操作。
按照本发明的第一个最佳和重要的实施例，交换机中心中设置了供检测出错的交换机端口和防止这些端口参与多路传输的装置。
按照本发明的第二个最佳和重要的实施例，交换机中心中设置了检测总线的冲突和将此通知高级控制装置的装置。
最好各交换机端口中具有与各时隙有关的标记，由高级控制装置给各交换机端口分别赋予第一逻辑值(例如1)和第二逻辑值(例如0)，前者表明相应的时隙已分派给该交换机端口，后者则在相应的时隙没有分派给该交换机端口时赋予的，所述逻辑值连同时隙的数据一起各自提供给逻辑电路的输入端，逻辑电路的输出端接交换机中心。为并行处理数据，各二进制位采用“与”逻辑电路。
按照另一个最佳和重要的实施例，交换机中心由许多连接成串的单元组成。各单元与相应的交换机端口有关，各多路传输装置分布在与该端口有关的单元上且配置得使从串该与端口有关的诸单元中一个单元进行所述逻辑操作的一组逻辑门(例如“或”门)出来的输出端与这串单元中后面的一个单元的相应一组逻辑门(例如“或”逻辑门)的各输入端互连。
这串中第一端口相关单元的输入端可以被赋予逻辑0值，在这串中最后一个单元的输出端上，多路传输“或”逻辑操作的最终结果。
此外，这串中最后一个单元的多路传输可以提供给这串中各单元准备往前接相应的交换机端口的输入端。
通过保持令各交换机端口中的一个标记固定取0的设定值，可以确保在一个帧中发送的不仅为多个1，用此进行检错。
在另一个最佳实施例中，各端口相关单元中的检错和差错隔离装置最好供接收来自多路传输装置前相应的交换机端口的数据以便检测出错的交换机端口并防止数据参与多路传输。
在此情况下，到达检错和差错隔离装置的数据可以并行提供给与非门的输入端，与非门的输出端接一个计数器各输入的二进制位为“0”时取为0的置0输入端，计数器的输出端接一个比较电路，比较电路的输出端在计数值等于或大于时帧的时隙数时置0，且接计数器的计数输入端和各“与”门的控制输入端；比较电路的相应第二输入端也同样加有到达检错和差错隔离装置的各并行数据，由各“与”门将来自出错端口的数据加以隔离并防止这些数据参与多路传输。
各“与”门的输出可进一步输入到进行所述各逻辑操作的逻辑门，上一个端口相关单元的逻辑操作结果提供给逻辑门的各第二输入端。
在上述情况下，各“与”门的输出还可输入到第一“或”门，上一个端口相关单元的逻辑操作结果加到第二“或”门的各输入端，两“或”门的输出端接各“与”门的输入端， “与”门的输出端连同总线冲突信息的输入形成第三“或”门的输入，第三“或”门的输出用以形成单元串中下一个端口相关单元的总线冲突信息输入，从而使单元串上一个端口相关单元中第三“或”门的输出端出现表明时隙中是否检测出总线冲突的信号。
因此，本发明的交换机中心配备的多个有源元件最好集成在一个电路中将其直接安置在系统的后平面上。由于这些有源元件，因而可以将出错的各交换机端口在交换机中心中从总线上断开，从而防止它们干扰总线。此外，这样就得出了(呈星形结构的)点对点连接，即各交换机端口在交换机中心中的连接有其自己的不为其它交换机端口共用的电气节点。这有利于阻抗的匹配和差错的位置测定。
用本发明可以制取体积小的交换机中心，从而使其造价低，同时可以能动地将总线的各时隙任意分派给不同的端口之间。这样就可在时帧中给用户数据分派任意的空闲时隙供发送数据用。本发明的多路传输是通过在交换机中心中对来自各交换机端口的各数据之间逐个二进制位的逻辑操作进行的。交换机端口在没有分派给它的时隙中发送不有效影响操作结果的确定值。该特定值可以例如为0，从而可以通过“或”操作进行多路传输。这样，交换机中心既不需要输入开关，也不需要控制存储器，因而可以制成小型中心。
本发明的解决办法使本发明系统的交换机中心小，可以将出错的交换机端口从分时介质中切除，既简化了阻抗的匹配，又简化了检错过程。
【附图说明】
下面参照附图更详细地说明本发明。附图中：
图1总的示出了应用本发明的时分交换系统；
图2示出了图1系统中交换机端口的一个实施例；
图3示出了位于各交换机端口中的时分交换单元的一个实施例；
图4示出了交换机中心中进行多路传输的原理；
图5示出了交换机中心的一个实施例；
图6示出了装在图5的交换机中心中在若干情况下的一个单元，各交换机端口都有一个单元。
图7示出了装在图6的单元中供检错和隔离差错用的单元。
最佳实施例
下述本发明的实施例是应用在时分多路复用(TDM)和时分交换的数字交换系统中的。多个交换机端口借助于按位置寻址的时分多路传输共用属于某一交换机中心的公用总线的带宽。这种多路传输的时间分成多个时间间隔，例如125微秒，这些都是赋有一定名称的时帧。各时帧含有多个时隙，数据即可以在这些时隙中传输。时帧的边界构成时间基准(时基)，各交换机端口通常即用这些时基将各时隙中的数据与总线上的逻辑连接联系起来。更具体地说，逻辑连接的各数据可以在各时帧的一个或多个时隙中转移，各时隙在该时帧中的相对位置在其后的各时帧之间是不变的。各时隙由一个高级控制装置在指定的调度程序下控制。时隙由调度程序在总线上分派以避免出现总线在使用上的冲突。
图1中所示的交换系统具有多个交换机端口2.n与交换机中心1互连，为简单起见，本实例中只举三个交换机端口2.1～2.3的例子。各交换机端口可以接上多个用户终端，图1中用例如电话机4.1～4.3表示。各交换机端口分别通过一对反向取向的通信信道6.1～6.3和8.1～8.3与交换机中心1连接。
参看图2。时分交换单元10.n连接在各交换机端口2.n，供通过线路电路12.n接收进来的电信业务用。同样，各交换机端口2.n中的一个时分交换单元14.n与线路电路12.n连接，供发送从交换机中心1产生的发端通信业务。信号线电路12.n可以是周知的任何一种信号线电路。例如可以使交换机端口接上更多的用户终端，为此装有一个多路复用器/去复用器。
时分交换单元10.n的输出端经并/串行转换器16.n和驱动电路18.n接链路6.n。链路8.n经收信电路20.n和串/并行转换器22.n接时分交换单元14.n的输入端。
参看图3，图中更详细地示出了时分交换单元10.n。时分交换单元10.n从信号线电路12.n接收数据，这些数据由于是在不同的时刻在数据存储器23中读取和书写因而延迟从而可以在供此用途的提供的时隙中提供给交换机中心。各时隙由上述调度程序24分派给交换机端口2.n。各时隙的信息记录在为此用途而设的控制存储器25中。更具体地说，控制存储器25有一个更详细示出的部分25b，但也可以制成周知的方式。
控制存储部分25b中有一个(为简单起见)特定的存储位置26用0表示，里面存储着固定设定为0的标记。这样就确保在一个时帧中发送给交换机中心供在交换机中心中检错用的时间不只1秒。这在下面的说明中可以看得更清楚。时帧中的各时隙还有一个相应的存储位置26，在该存储位置中可以由调度程序通过寻址逻辑单元27使某一标记取1或0值。标记取1值时表明与该存储位置有关的时隙已分派给交换机端口，而当标记取0值时则表明时隙未分派给交换机端口。在后一种情况下，接线端口的输出在该时隙中取0值。
各标记在相应各时隙中由寻址逻辑单元28从控制存储部分25b读出，数据则由寻址逻辑单元30写入数据存储器23中。时隙计数器31既控制寻址逻辑单元30也控制寻址逻辑单元28，以便协调控制存储部分25b中的读取操作和数据存储器23中的写入操作。单元28和30可以例如包含在RAM存储器中。
寻址逻辑单元28的输出端接一系列“与”门32相应的第一输入端，一系列“与”门相应的第二输入端接数据存储器23的相应输出端。“与”门32的各输出端在其各第一输入端收到来自控制存储器的0值的时隙取0值，按照上面的说法，表明各时隙未分派给交换机端口，否则“与”门32显然让来自数据存储器23的数据通过。
参看图4，图中示出了交换机中心1中的多路传输原理。通信信道6.1～6.n上的数据收入交换机中心的收信电路36.n中，在本实例中为简单起见只取三个电路36.1～36.3。来自各交换机端口的一个二进制位加到进行“或”操作的总的以38示出的多路传输器38的输入端。只有一个二进制位在时隙中须取0值或1值，即来自分派有该时隙的交换机端口的二进制位。其它各二进制位必须为0，但这些并不能动地影响“或”操作的结果。即它们有隐性(recessive)值。相反，该二进制位不论是1或0显然都通过多路传输装置38，这是因为其它的二进制位为0所致。于是多路传输来自不同的交换机端口的数据。多路传输器38的输出经驱动电路40.n(在本实例中为简单起见取三个电路40.1～40.3)末端的公用介质39传送到所有交换机端口。这样，所有交换机端口在各收信电路20.n中接收来自所有时隙的数据，这下面将更详细地说明。
现在参看图5和图6说明交换机中心1可能有的实施例。从图5中可清楚地看到，交换机中心由许多单元42.n互连成串组成，在本实例中，为简单起见取三个单元42.1～42.3，各自与相应的交换机端口2.n有关。
多路传输器38分布在端口相关单元42.n上，且由各端口相关单元42.n中的一组“或”门38.n(1-8)形成(参看图6)，单元42.n(例如42.2)中一组“或”门38n(例如38.2(1)～38.2(8))的输出端44.n(例如44.2)与后一单元42.(n＋1)(例如42.3)中相应的一组“或”门38(n＋1)(1－8)(例如38.3(1)-38.3(8))的各输入端46.(n＋1)(例如46.3)互连。从图5中可以看出，单元42.1中第一组“或”门38.1(1)-38.1(8)的输入端46.1取0值。单元串最后一个端口相关单元42.n(例如42.3)中“或”门38.n(1-8)(例如38.3(1)-38.3(8))的输出端44.n(例如44.3)对应于图4中总的示出的多路传输器38的输出端。多路传输通过连续的逐个二进制位的“或”逻辑操作而进行，这下面将更详细地说明。
总线冲突信息在单元串中从一个端口相关单元引到另一个端口相关单元。端口相关单元42.n(例如42.2)的“或”门49.n(例如49.2)的输出端48.n(例如48.2)与单元串中后一端口相关单元42.(n＋1)(例如42.3)中相应“或”门49.(n＋1)(例如49.3)的输入端50.(n＋1)(例如50.3)互连。第一端口相关单元42.1中“或”门49.1的输入端50.1取0值。单元串最后一个端口相关单元42.n(例如42.3)中“或”门49.n(例如49.3)的输出端48.n取1值时表明多于一个交换机端口在同一个时隙中载有有效数据，这在下面将更详细地说明。
图6中更详细地示出了端口相关单元42.n。来自通信信道6.n上相应交换机端口2.n的数据以串行的形式收入收信电路36.n中(参看图4)，再传送给串/并行转换器62。数据从串/并行转换器62以并行的形式发送给检错和差错隔离器64的输入端63。
交换机端口恒定地将其输出端驱动到高态或低态表明有差错产生，例如短路引起的差错。高态特别关键，因为差错若不加以隔离，多路传输是完全不能进行的。在进行隔离之前必须检错。存储位置26中有了固定设为0的标记，各时帧中必然会出现高态和低态。因此，通过检测是否有恒定高态出现可以检测出差错。
图7示出了恒定高态的检测过程，图中更详细地示出了器件64。来自转换器62的所有二进制位都提供给“与非”门66的输入端。“与非”门66的输出端接计数器70的置0输入端68。计数器70的输出端72接比较电路74，比较电路74的输出端76在计数值等于(或超过)时帧中的时隙数时设定为0。输出端76接计数器70的计数输入端78和“与”门80的控制输入端，“与”门80的其它输入端加有来自输入端63的数据。计数器70的时钟输入端用82表示。
若计数器70输入端68上的任何数据位为0，则计数器设定为0。若与此相反，所有的数据为1，则计数器的计数值在每个时隙递增1。若所有数据在整个时帧始终只由多个1组成，计数器就通过计数输入端78停止计数，于是“与”门80的输出端84变为0，否则“与”门80的输出端84反映来自输入端63的数据。
要求同一时隙的交换机端口的数目增加，表明例如在调度程序中有另一种形式的差错。于是几个交换机端口在同一个时序中发送有效数据。差错在交换机中心中检测出来后按这里未示出的方式报告给例如调度程序。
器件64的输出端84接“或”门86，“或”门86在某一时隙中的数据不为0时将其输出设定为1。来自输入端46的数据提供给“或”门88的输入端。输入端46上的数据不为0时，“或”门88的输入端就设定为1。“或”门86和“或”门88的输出端接“与”门90的输入端，“与”门90的输出端连同输入端50.n一起形成“或”门49的输入端，“或”门49的输出端又形成输出端48.n。因此“与”门90的输出端在已出现在有关端口相关单元的收信电路36中的数据和来自己出现在输入端46任何早先端口相关单元的数据都同时有效时就设定为1。借助于“或”门49将此状态发送给下一个端口相关单元。于是，最后一个端口相关单元42.n输出端48.n上的1值表明在某一端口相关单元中已检测出总线冲突现象。
端口相关单元42.n中的“或”门38.n(1)～38.n(8)各自对应于某一时序中的各数据位。于是并行处理8位的数据。来自单元串早先端口相关单元的数据提供给“或”门38.n(1)-38.n(8)的相应输入端，每一个“或”门一个二进制位。器件64.n的输出提供给“或”门38.n(1)-38.n(8)的相应第二输入端，每一个“或”门一个二进制位。输出端50.n上的数据进一步发送给单元串中的下一个端口相关单元。
多路传输按这样的方式进行，使得有关端口相关单元中的“或”逻辑操作是在两个数据之间进行的，一个数据来自早先的端口相关单元，包括对来自属于单位串中所有早先的端口相关单元的交换机端口的数据的多路传输，另一个数据来自属于有关端口相关单元42.n的交换机端口2.9。在“或”门38.n的输出端44得出的且包括对有关交换机端口2.n的数据进行的多路传输的数据发送给单元串中的下一个端口相关单元。
来自最后一个端口相关单元42.n输出端44.n的多路传输经所有端口相关单元42.1～42.n的输入端94.1～94.n提供给相应的并/串行转换器96.1～96.n。接着，串行形式的数据提供给驱动电路40.n的输入端(参看图4)，驱动电路40.n的输出端经链路8.n连接相应交换机端口中的收信电路20.n。
在上述交换机端口中，在转换器22.n中对来自交换机中心的数据进行了串/并行转换。借助于时分交换单元14.n，各交换机端口选取专供该交换机端口用的数据，并将其提供给信号线电路12.n。这可按周知的方式进行。
为简单起见，上面假设数据处理是用8个二进制位按并行的形式进行的，但同样也可采用另一种宽度。
此外，上述包括例如“或”逻辑操作的操作也可以重新加以编排，使其不包括“或”逻辑操作而包括“与”逻辑操作，这与本发明的精神没有冲突。本技术领域的技术人员都知道，在这方面可以就各种实施例进行修改。
举例说，图4总体所示和图6详细示出的多路复用器38，上面是按进行“或”逻辑操作进行说明的。这些图中所示的电路解决方案不难加以修改使其按“与”逻辑操作进行多路传输。
上面参照图3所举的例子是由高级控制单元将逻辑值1给标记26，表明各标记相应的时隙已分派给某一交换机端口，若时隙未分派给该交换机端口则给予0值。但也可以取与此相反的给定，而且这里对所述电路解决办法需要进行的修改对本领域的技术人员来说是轻而易举的事。此外，本发明为简单起见仅从电路交换的观点进行说明。但不言而喻，本发明也可应用于集成电路和分组交换的系统。位置编址数据和各分组可按周知的方式共用将各交换机端口与交换机中心互连的传输链路上的时间。在这种情况下，电路交换的数据可在本发明的系统中进行处理。