用于制造半导体器件的方法 本发明一般涉及用于制造半导体器件的方法，尤其涉及改进导线的电阻。
半导体器件中通常用作导线的掺杂多晶硅层的典型面电阻大约是30到70Ω/□。其接触电阻也是每个触点30到70Ω/□的数量级。此面电阻和接触电阻引起半导体器件工作速度的明显下降。为了减小面电阻和接触电阻，已使用一种自对准硅化物方法或选择性地淀积金属薄膜的方法。依据这样一些方法，只在导线上形成金属硅化物薄膜或选择性的金属薄膜。例如，在多晶硅层图形上形成硅化Ti或选择性的W的地方，面电阻和接触电阻被明显地分别减小到大约5Ω/□和每个触点3Ω/□。同样此法还可减小连接上下导线之间接触的大小以及接触和邻近导线之间地距离，而接触孔的纵横比，也即直径与高度的比值可增加。因此，如此减小的电阻允许工艺容差减少、防止半导体器件中工作时间的延迟并能使它们高度集成。
为了半导体器件的高度集成，已考虑一种方法，使得其中诸栅极和位线等导线变窄。然而，导线的宽度减小n倍导致其电阻增加n倍，这样就不利于半导体器件的工作速度。此外，为了保持接触孔相互之间的距离，必须认真考虑不同的因素，包括掩模对准时的未对准公差、曝光时的透镜偏差、对它们进行光刻时掩模的临界尺寸变化、以及掩模之间的对准在内。因此，接触孔本身的尺寸不得不变大而其间的距离则更大，于是使半导体器件难于高度集成。实际上不可能用目前使用的设备形成0.4μm或更小的精细接触孔。
为了更好地理解本发明的背景技术，将结合一些附图对常规的半导体器件的制造方法进行描述。
参考图1，它示出位线和位线接触的形成工艺。
在图1A的结构(未示出)上形成第一绝缘薄膜1，该结构形成有元件隔离氧化物薄膜和MOS晶体管在硅大圆片上。然后，在第一绝缘薄膜1上形成杂质掺杂的多晶硅层2，接着形成可转变成硅化物的金属层3。其后，金属层3被覆盖上用作防反射薄膜4的丙烯酸层，以防止辐照处理时由金属层—金属硅化物薄膜引起的发散反射。最后，如图1A所示，依次对防反射薄膜4延伸到多晶硅层2进行光刻成形，以形成防反射薄膜图形、金属层图形和多晶硅层图形。
图1B图解说明用于形成位线及其接触孔的其余工艺。首先，把光刻成形过的金属层3通过热处理转变成硅化物。这样，获得的硅化物薄膜5构成与其下的多晶硅层2的图形连在一起的位线6。在除去防反射薄膜4后，在获得的结构上形成第二绝缘薄膜7，然后在预定的区域开口以形成接触孔8。这里，假定代表位线6的电阻的金属硅化物薄膜的宽度为“a”，接触孔8的直径为“f”，接触孔8和位线6之间的工艺容差应为“(a－f)/2”。
依据图1A和1B所述这样一种制造半导体器件的常规方法，需要防反射薄膜，以防止金属层引起的发散反射，从而减小位线和接触孔之间的工艺容差。于是，小的工艺容差不得不需要复杂的工艺，来防止这个实在的问题，并使半导体器件的高度集成变得很难。此外，厚度显著的位线，发现其后工艺中产生困难的麻烦步骤，从而使半导体器件的产量和工作可靠性下降。
因此，本发明的目的是克服在已有技术中遇到的上述问题，并提供一种对半导体器件的高度集成有用的制造半导体器件的方法。
本发明的另一个目的是提供一种用于制造半导体器件的方法，它允许在位线和接触孔之间有大的工艺容差，并对半导体器件提供高的工作速度。
本发明的再一个目的是提供一种用于制造半导体器件的方法，通过它可形成位线，而不必考虑光的发散反射。
本发明是基于这样的发现，即通过硅化物对多晶硅图形的侧面包围硅化物可形成具有低电阻的薄位线。
依据本发明的一个方面，提供了用于制造半导体器件的方法。此方法包括以下步骤：在半导体衬底上形成第一绝缘薄膜；在第一绝缘薄膜上形成多晶硅层的图形；在多晶硅层图形的表面上淀积金属层；对金属层和多晶硅层进行热处理，以形成用作位线的硅化物薄膜；通过在位线上涂以第二绝缘薄膜并对第二绝缘薄膜进行光刻来形成接触孔。
依据本发明的另一个方面，提供一种用于制造半导体器件的方法。此方法包括以下步骤：在半导体衬底上形成第一绝缘薄膜；依次在第一绝缘薄膜1上形成多晶硅层和第二绝缘薄膜，并对多晶硅层和第二绝缘薄膜进行光刻成形；在此图形上涂以金属层，俾使经光刻成形的多晶硅层将与金属层在其侧壁接触并使金属层与多晶硅层反应，以便在经光刻成形的多晶硅层的侧壁处形成硅化物；除去未反应的金属层，以形成由硅化物和多晶硅层图形构成的位线；在获得的结构上涂以第三绝缘薄膜，在第二和第三绝缘薄膜的预定区域开口，以形成用于位线的接触孔。
从以下对实施例的描述结合参考附图可使本发明的其它目的和方面变得明显起来，其中：
图1A和1B是图解说明制造半导体器件的常规方法的剖面图；
图2A到2E是依据本发明的一个实施例图解说明制造半导体器件方法的诸分步剖面图；以及
图3A到3E是依据本发明的另一个实施例图解说明制造半导体器件方法的诸分步的剖面图。
参考附图可更好地理解本发明较佳实施例的应用，其中相同的标号分别用于相同和相应的部分。
参考图2，它依据本发明示出制造半导体器件的诸分步工艺。
在图2A中，在一结构(未示出，它包括半导体衬底上由元件隔离氧化物薄膜、栅氧化物薄膜、以及一系列栅极和源/漏极构成的MOS晶体管)的整个上表面形成第一绝缘薄膜1。第一绝缘薄膜1可以是单层氧化物薄膜、硼磷硅化物玻璃(以下叫做“BPSG”)或正硅酸四乙酯(以下叫做“TEOS”)、或TEOS-低温氧化物-BPSG的合成物。然后，用化学气相淀积(以下叫做“CVD”)在第一绝缘薄膜1的表面涂上多晶硅层2，接着对它进行光刻成形，以形成宽度为“a”的多晶硅层2的图形。
接着，如图2B所示，所获得的结构涂以可变成硅化物的金属层3。这种金属层的例子包括Mo、Ta、Cr、W、Nb或Ti。
其后，如图2C所示，通过热处理半导体衬底使用于硅化物的金属层3与多晶硅层2的图形反应，以形成包围多晶硅层2的图形表面的金属硅化物薄膜5。这样，此金属硅化物薄膜连同多晶硅层2构成比多晶硅层2的图形更宽的位线(即，位线的宽度(b)大于图形的宽度(a))。此时，可通过金属层3的厚度来调节硅化物薄膜5的厚度。
如图2D所示，为了完成位线6的形成，通过各向同性刻蚀来去除第一绝缘薄膜1周围留下的未反应金属层3。此时，位线6的厚度大于多晶硅层2的图形的厚度。
在获得的结构上形成由氧化物、BPSG或TEOS制成的第二绝缘薄膜7，最后在形成金属导线接触区域处用光刻法对它开口。因此，如图2E所示，形成直径为f的接触孔。所以，位线6和接触孔8之间的工艺容差((b-f)/2)大于常规方法的工艺容差，因为位线6的宽度(b)大于常规方法的宽度(a)。
转到图3，它图解说明依据本发明的另一个实施例来制造半导体器件的诸分步工艺，其中只在位线的侧壁形成硅化物薄膜。
在图3A中，在一结构(未示出，它包括半导体衬底上的元件隔离氧化物薄膜和MOS晶体管)上形成第一绝缘薄膜1，接着依次在第一绝缘薄膜1上通过CVD形成多晶硅层2和第二绝缘薄膜7。对第二绝缘薄膜7和多晶硅层2这两者进行光刻成形，以形成宽度为“a”并留作位线用的堆层。
接着，如图3B所示，把获得的结构涂以可变成硅化物的金属层3。该金属层的例子包括Mo、Ta、Cr、W、Nb或Ti。结果，金属层在其侧壁与多晶硅层2的图形接触，而不是在其上表面。
其后，如图3C所示，通过热处理半导体衬底，使用于硅化物的金属层3与接触区域处多晶硅层2的图形反应，于多晶硅层2的图形的侧壁处形成金属硅化物薄膜5。这样，此金属硅化物薄膜5连同多晶硅层2构成比多晶硅层2的图形宽的位线(即，位线的宽度(b)大于图形的宽度(a))。在此情形下，可通过金属层3的厚度调节硅化物薄膜5的厚度。
如图3D所示，为了完成形成位线6，通过各向同性刻蚀去除在第一和第二绝缘薄膜1和7周围留下的未反应金属层3。此时，位线6与多晶硅层2的图形一样厚。
如图3E所示，在获得的结构上形成第三绝缘薄膜9。依次对第三和第二绝缘薄膜9和7上金属导线接触用的预定区域进行光刻开孔以形成直径为f的接触孔。因此，位线6和接触孔8之间的工艺容差((b-f)/2)大于常规方法中的工艺容差，因为位线6的宽度(b)大于常规方法的宽度(a)。
如以下所述，依据本发明，以这样的方式形成位线，即硅化物薄膜可包围多晶硅层的上部和侧壁，或可只与多晶硅层的侧壁相接触。所获得的位线的电阻显示为只由多晶硅层或硅化物层形成的常规位线电阻的50％或更少。因此，按本发明制造的半导体器件，其可靠性得以提高，并因而使半导体器件的高度集成大大改进。同样本发明的方法也因位线增宽导致大的工艺容差而使生产得益率明显改进。
以图示的方式描述了本发明，并将理解，所使用的专业术语旨在用来描述而不是限制。
通过上述内容可对本发明进行许多改进和变化。因此，将这样来理解，即在附加的权利要求书范围之内，可以特定描述以外的方式使用本发明。