锁相环电路及其采用它的无线通信装置 本发明涉及一种将移动通信的便携式终端中的中频(IF)信号变换为射频(RF)信号的发送系统锁相环(以下称PLL)以及采用该锁相环的无线通信便携式终端。
在John Wiley & Sons出版社出版的《(锁相技术》(ISBNO-471-04294-3)一书的第10章第3节写到用输入信号频率fIN、本振信号频率fLO转换成输出信号频率fLO-fIN的PLL方式，如图10所示。在图10中，输入信号频率fIF在相位比较器18上与参考信号频率fREF进行相位比较，输出与两个输入信号的相位差成比例的信号。通过低通滤波器(LPF)19，相位比较器(PD)18的输出信号滤除不需要的高次谐波成分和噪声，输出到电压控制振荡器VCO20。VCO20的输出频率fRF通过耦合器21输入到混频器22，与本振信号频率fLO混频。混频器22的输出频率fREF为：fREF＝fLO-fRF。混频器22的输出频率fREF在PLL锁相状态时等于fIF，因此输入信号频率fIF变换成为VCO的输出频率fRF＝fLO-fIF。
进行频率变换的其他PLL方式的例子还有英国专利GB 2261345号和美国专利US 5313173号。这些PLL电路的基本原理都采用同样的方法。
在上述电路中，相位比较器地输出信号直接输入给低通滤波器。这样，为了得到更高速的建立时间就必须加宽PLL的频带。但是加宽频带会产生输出噪声增大的问题。另外，John Wiley & Sons出版社出版的《(锁相技术》(ISBNO-471-04294-3)一书的第10章第3节所述的电路并没有考虑在便携式终端上使用。
将相位比较器作为电压输出时，为缩短建立时间而构成的电路如图11所示。该电路由电压输出型相位比较器23、电压控制振荡器(VCO)24、耦合器25、混频器26、复位开关27、缩短建立时间用电源28、低通滤波器29、PLL电路构成。通常在PLL电路中低通滤波器、VCO和耦合器是外加电路。在本例中，复位开关27及缩短建立时间用电源28要连接低通滤波器29，因此开关27和电源28也还是IC芯片的外加电路。
在PLL工作期间，复位开关27为断开状态(off state)。PLL电路为锁相状态时，从VCO24输出以固定频率为中心频率的输出信号。像大哥大电话那样的小型无线通信装置大多以分时形式发送。这时，PLL电路锁定时以固定的中心频率发送的期间与发送期间之后解除PLL工作的发送停止的期间互相交替出现。此外，还有以某一周期改变发送频率的通信方式。这时，解除锁定状态，在规定时间后在同一频率或其他频率上锁定PLL。为此，使PLL工作复位的电压被加到VCO的输入端。为了加复位电压而安装了复位开关27。当复位开关27闭合(on state)时，VCO 24的输入电压为0伏，输出频率为最低振荡频率。
在电压输出型相位比较电路23中，为了得到流经低通滤波器271的电流，还需要安装将电压输出变换为电流输出的运算放大器272。由于运算放大器必须进行工作特性的调整，所以很难在IC芯片内形成。负直流电压电源28通过对运算放大器272的反转输入部分加负偏置电压，从而缩短PLL的建立时间。由于这一负电压很难在IC芯片内生成，所以负电压电源28不得不放在IC芯片之外。
本发明的PLL电路使用电流输出型相位比较电路。在PLL电路中使用电流输出型相位比较电路时，LPF中就不需使用运算放大器了。使用电流输出型相位比较电路的PLL电路可以使LPF和复位开关在IC芯片内形成。当供给LPF电流的电流源与电流输出型相位比较器一起使用时，可以缩短从PLL控制开始到锁定状态的时间即建立时间。本发明的PLL电路可以实现在不加宽PLL频带的情况下既能得到高速的建立时间和又能降低输出噪声。
本发明的无线通信装置具有用电流输出型相位比较电路的PLL电路的发送部分。
本发明的PLL电路中，由于LPF中不需要运算放大器，复位开关在IC芯片内形成，所以可以提高PLL的可靠性，并能使无线通信装置小型化，提高生产效率。
附图简单说明
图1.本发明的PLL电路实施例的方框图。
图2.本发明的PLL电路中所使用的低通滤波器具体实施例图。
图3.本发明的PLL电路的实施例的闭环传递函数具体例。
图4.本发明的PLL电路的其他实施例的方框图。
图5.本发明的PLL电路的其他实施例的方框图。
图6.本发明的PLL电路的其他实施例的方框图。
图7.本发明的PLL电路的其他实施例的方框图。
图8.本发明的PLL电路中可以使用的电流输出型相位比较器的具体实施例的电路图。
图9.本发明的PLL电路中使用的复位开关的具体实施例的电路图。
图10.表示PLL电路一般构成的方框图。
图11.使用电压输出型的电流输出型相位比较器的PLL电路方框图。
图12.采用本发明的PLL电路构成无线通信装置一例的方框图。
图13.本发明另一实施例的PLL电路的方框图。
图14.本发明另一实施例的PLL电路的方框图。
实施例
本发明实施例中的PLL电路可以使用于像大哥大电话那样的无线通信终端装置的发射机中。图12示出了装有本发明实施例PLL电路的无线通信终端装置一例的方框图。该通信终端装置可以用于GSM(全球移动通信系统)、PDC(专用数字蜂窝系统)、PCN(专用通信网络)及PHS(专用手提(简易大哥大)电话系统)等各种通信系统中。
使用者发出的声音通过话筒(图中未画出)变换成电信号的声音信号(音频输入)输入到发送器40的输入端。
声音信号通过数字信号处理器30变换成相位差为90度的I、Q通道后，由调制混频器31调制，变换成中频频率。在本振信号发生器33上产生本振信号，在90度分配器32使信号相位改变90度，加到调制混频器31上。然后，在本发明的PLL电路34上变换成发送频率。供给PLL电路34的本振信号由本振信号发生器35产生。PLL电路34的输出由输出放大器36放大后，经开关37，由天线38发送出去。开关37中连接天线38、发射机30～36及接收机39。
图12中由虚线围起的混频器31、90度分配器32、PLL34和接收机的一部分电路可以在一个IC芯片上形成。
下面参考图1至图9说明本发明实施例的PLL电路的构成和工作。
本发明实施例的PLL电路基本构成如图1所示。PLL电路由电流输出型相位比较器1、恒流源2、复位开关3、低通滤波器4、VCO5、耦合器6和混频器7构成。恒流源2从地向低通滤波器4的输入端方向输出恒电流(箭头b)。复位开关3安装在低通滤器4的输入端和地之间。复位开关3在PLL工作时处于断开状态。
输入信号频率fIF在电流输出型相位比较器1与参考信号频率fREF进行相位比较，输出与相位差成比例的电流。PLL工作时复位开关3处于断开状态。为了缩短PLL的建立时间，电流输出型相位比较器1的输出电流(箭头a)与恒流源2输出的恒定流(箭头b)在相加电路43上相加，其和电流输入到低通滤波器4。相加电路43只是信号线的连接。电流输出型相位比较器1单独工作，使两个输入信号fIF、fREF的相位差发生变化时，设输出电流的直流成分最大值为IMAX、最小值为IMIN、恒流源2的输出电流为IOFF，则PLL进行稳定建立的条件由实验中求得，由下式表示：0.5(IMAX-|IMIN|)+IOFFIMAX≤0.6······(1)]]>
在低通滤波器4上，电流输出型相位比较器1和恒流源2的输出和电流滤除不需要的高次谐波成分和噪声，变换成电压信号输入到VC05。VCO5的输出频率fRF，经耦合器6输入到混频器7，与本振信号频率fLO混频。混频器7的输出频率fREF为fREF＝fLO-fRF。当PLL处于锁定状态时，混频器7的输出频率fREF等于fIF。因此输入信号频率fIF变换fRF＝fLO-fIF。
图2示出了低通滤波器4一种实施例的具体电路。电流输出型相位比较器1的输出电流的直流成分使电荷存在低通滤波器4中。充电电压作为LPF4的输出电压，输入到VCO5。从恒流源2输出的恒电流也同时将电荷存储在低通滤波器4的电容器C1、C2中，所以与没有恒流源2时相比电荷的存储速度要快。结果使PLL的建立时间缩短。
由恒流源2供给LPF4的电流可以从最初就是规定的恒流值，也可以加以控制，使其在最初短时间为相当高的电流值，之后供给稍低的恒流值。后者的电流供给要比前者有更高的速度。
低通滤波器4的传递函数F(S)由下式(2)给出：F(s)=s+1C2R1C1s(S+C1+C2C1C2R1)········(2)]]>
图1的低通滤波器4采用图2的滤波电路时，PLL电路工作分析如下。设电流输出型相位比较器1的相位差变换增益为Kd[A/rad]、VCO5的灵敏度为Vd[rad/s/v]，则PLL的开环传递函数Ho(s)由下式给出：Ho=KdF(s)Kvs]]>=KdKv(s+1C2R1)C1s2(s+C1+C2C1C2R1)······(3)]]>这时，PLL的极ωz[rad/s]和零ωp[rad/s]分别由下式(4)、(5)表示：ωz=1C2R1····(4)]]>ωp=C1+C2C1C2R1······(5)]]>
图3表示PLL的闭环传递函数Hc(s)的频率特性一例。如图3所示，环表示低通滤波器特性。因此在环频内的调频和调相可以在VCO输出中再现，而且可以抑制频带外的噪声信号。但是，如果环频带太窄，则PLL输出的调制精度就要降低，反之如果太宽，则抑制频带外噪声就会不充分。为了满足GSM等规格，环频带应该在1MHz至3MHz之间选择。
图4表示本发明另一个实施例的PLL电路。PLL电路由电流输出型相位比较器1、恒流源2、复位开关3、低通滤波器4、VCO5、耦合器6、混频器7和电源8构成。恒流源2从低通滤波器4的输入端向地的方向输出恒电流(箭头b)。复位开关3安装在低通滤波器4的输入端和电源8之间。
输入信号频率fIF在电流输出型相位比较器1上与参考频率fREF进行相位比较，输出与相位差成比例的电流。PLL工作时复位开关3为断开状态。为了缩短PLL的建立时间，在电流输出型相位比较器1的输出电流(箭头a)中加上由恒流源2输出的恒电流(箭头b)，其和电流输入到低通滤波器4。
下面说明在图4的PLL电路中采用图2中所示的低通滤波器4时的工作。复位开关3闭合，进行复位工作时，以电源8的正电压对低通滤波器4的电容器C1、C2充电。电源8的电压要比PLL电路建立结束(锁定)时的VCO5输入电压值还要高。当复位开关3断开、PLL开始工作时，电容器C1、C2充电的电荷向恒流源2和相位比较器1的方向放电。恒流源2将促进电容器C1、C2来的正电荷放电。结果缩短了PLL的建立时间。
当电流输出型相位比较器1单独工作，使两个输入信号的相位差变化时，设输出电流的直流成分最大值为IMAX、最小值为IMIN、从低通滤波器4的输入端向地方向流动的恒流源2的输出电流为IOFF，则PLL为进行稳定建立的条件由实验求得，由下式(6)表示：0.5(|IMIN|-IMAX)+IOFF|IMIN|≤0.6·······(6)]]>
在低通滤波器4中，电流输出型相位比较器1与恒流源2输出的和电流滤除了不必要的高次谐波成分和噪声，变换成电压信号输入到VCO5。VCO5的输出频率fRF经耦合器6输入到混频器7，与本振信号频率fLO进行混频。混频器7的输出频率fREF由下式给出：fREF＝fLO-fRF。在PLL处于锁定状态时，混频器7的输出频率fREF等于fIF。因此输入信号频率fIF变换为fRF＝fLO-fIF。
本发明的另一实施例如图5所示。电路构成与图1的PLL相同，这一PLL的特点是在电流输出型相位比较器1的输入端增加了限幅器9、10。在电流输出型相位比较器1中采用双极型晶体管混合型电路时，如果输入信号振幅小于kT/q，则电流输出型相位比较器1的相位差变换增益具有输入振幅依存性。其中q为电子电荷量、k为波尔兹曼常数、T为绝对温度。限幅器9、10使电流输出型相位比较器1的输入振幅放大到比kT/q更大的一定振幅。由于是一定振幅的输入信号fRF，所以电流输出型相位比较器1的相位变换增益固定。
图6为本发明的另一种实施例。其构成与图5的PLL相同。这种PLL的特点是加入了低通滤波器11、12、13、14。低通滤波器13、14是为了防止不必要的高次谐波输入到限幅器9、10而采用的。限幅器9、10由于输出振幅一定的信号，所以在限幅器9、10的输出信号中包含有并不需要的高次谐波成分。因此通过低通滤波器11、12滤除不需要的高次谐波成分。
图7为本发明的PLL电路的另一种实施例。其构成与图1的PLL相同。这种PLL的特点是在耦合器6和混频器7之间加入了放大器15。通过加入放大器15，使得VCO输出是小振幅时，也能工作。
图8为电流输出型相位比较器1的实施例。电路中采用了双极性晶体管。VDD为电源电压。16为吉尔伯特乘法器，其详细内容在培风馆社出版的《(超大规模集成电路的模拟集成电路设计技术(下)》一书的第10章第3节有记载。吉尔伯特乘法器16将输入信号VIF+、VIF-和参考信号VREF+、VREF-混合，输出相互反相的差分电流14、15。晶体管Q2、Q3的基极上输入与晶体管Q1、Q4的基极反相的信号VREF-。同样，在晶体管Q6的基极上输入与晶体管Q5的基极反相的信号VIF-。在输入信号VIF+、VIF-和参考信号VREF+、VREF-的振幅大于kT/q时，设晶体管Q11的集电极电流为I6，则输入信号VIF+、VIF-和参考信号VREF+、VREF-的相位差Ф与吉尔伯特乘法器16的输出工作电流I4-I5的关系如式(7)所示。I4-I5=I6(2φπ-1)······(7)]]>
晶体管Q11、Q12、Q13、电阻R6、R7及恒流源IREF为电流密勒(电流镜)电路构成的吉尔伯特乘法器16偏置电路。晶体管Q11为其上端的晶体管Q5、Q6的电流源。
17为电荷泵电路，它将吉尔伯特乘法器16的差分输出电流I4、I5变换为单边输出信号，以电流Iout输出。晶体管Q7、Q8、电阻R1、R2组成电流密勒电路。假设由电阻R1、R3和晶体管Q7、Q8特性所确定的电流密勒比为a，则I3＝a·I4。同样，假设由晶体管Q9、Q10、电阻R2、R4组成的电流密勒电路的电流密勒比为b，则I1＝b·I5。晶体管Q14、Q15、Q16、电阻R8、R9也是电流密勒电路。若其电流密勒比为c，则I2＝c·I3。由I1、I2可得到IOUT＝I1-I2。
图9表示复位开关的实施例，即，相当于图1中复位开关3的部分。晶体管采用双极型晶体管。
VDD为电源电压。恒流源IE是复位开关3的偏置电路，向晶体管Q17、Q18供给偏置电流。晶体管Q19、Q20、电阻R11、R12组成电流密勒电路，假设电流密勒比为d，则I8＝d·I7。当分时工作控制用的输入端IN上加的电压大于参考电压VREF时，则晶体管Q18断开，从而I7和I8几乎没有电流流过，晶体管Q19、Q20也就断开了。晶体管Q21的基极电流很小，可以忽略，晶体管Q21的基极电压可由R10-I8给出。但由于I8几乎没有电流，所以晶体管Q21断开，晶体管Q21几乎没有集电极电流。因此复位开关3为关(断开)的状态。在输入端加的电压小于参考电压VREF时，晶体管Q18断开，I8＝d·I7～d·IE。因此晶体管Q21的基极电压约等于R10·d·IE。为使基极电压为R10·d·IE时晶体管Q21接通，只要设定IE值就可使晶体管Q21接通。从而使输出端OUT接地，复位开关3处于接通(闭合)状态。
图8和图9的电路中采用双极性晶体管，但是采用其他种类的晶体管如MOSFET及MESFET也能得到同样的功能。
图13为本发明的PLL电路的另一种实施例。其组成与图1的PLL电路相同，其特点是在电流输出型相位比较器1和耦合器6之间加有分频器41以代替混频器7。分频器41的分频比为fRF/fIF。
图14为本发明的PLL电路的另一实施例。该PLL电路由电流输出型相位频率比较器42、低通滤波器4、VCO5、耦合器6和混频器26构成。
电流输出型相位频率比较器42在输入信号fIF和参考信号频率fREF的相位差很小时，进行相位比较，以电流形式输出误差。而在输入信号fIF和参考信号频率fREF的相位差很大时，进行频率比较，以电流形式输出误差。在低通滤波器4中，电流输出型相位频率比较器41的输出电流滤除不需要的高次谐波成分和噪声，变换成电压，输入到VCO5。VCO5的输出频率fRF经耦合器6输入到混频器26，与本振信号频率fLO混频。混频器26的输出频率fREF在PLL锁定状态时等于fIF。因此输入信号频率fIF变换为fRF＝fLO-fIF。
该相位比较器称为相位频率比较器(PFC)。如果使用PFC，则没有开关，PLL一定是锁定的，所以不再需要复位开关了。但是用复位开关不使相位比较器输出电压一次降到0V，所以尽管安装了高速建立的恒流源也能工作，但不一定使建立能够实现高速化。
如上所述，本发明由于将相位比较器的输出作为电流输出，并加有恒流，所以可以在不加宽PLL频带的情况下缩短建立时间。另外，由于相位比较器上连接缩短建立时间的电路及复位开关，所以可以采用适于IC化的电路构成。