本发明涉及视频信号的安全传输。本发明特别与从地面发射机来的电视信号的安全传输有关。 近几年来付费电视（Pay-TV）系统的出现在视频的扰频方面已产生了很多兴趣。为了成功地操作付费电视系统，发送的视频信号必须被扰频以使没有安装适配的解码器的收视者不能观看。
目前有许多扰频的业务在工作，例如由B SKY B有限公司所用的从爱斯特拉（ASTra）卫星的广播。但是，已有的全部业务或者是数字广播卫星（DBS）或者是有线业务。
英国广播公司已经发射在夜间广播的收费业务。该业务使用现有的地面发射机。
GB1503051叙述了B SKY B业务使用的扰频方法。称为行切换与旋转（LCR）该系统通过由在伪随机二进制序列发生器（PRBS）确定的点上切换该行和旋转该两半行，以使得该行地后半行先发送的方法，来对各个视频行进行扰频。为了解码该信号，用户必须具有提供该切换点序列的适配的解码器。实际上，使用存贮在用户付接收费的灵巧和卡中的电钥在解码器中再生该序列。
这个扰频系统对卫星和有线业务工作很好，不过用在地面系统中，在某些情况下，如恶劣的多路径传播，行倾斜等，可能发现LCR是不令人满意的。
LCR的替代方案是行转移（LS），通过转移该行顺序并保持各行的完整性来扰频该视频信号。行转移系统的例子在Screen ELectronics Limited公司的EP-A-356200和Telease Limited公司的GB-A-2086181中公开了。
虽然上述申请人已知道基于行转移的系统比基于行切换与行旋转的系统本来是更稳定的，但没有一个LS系统涉及说明如何使用地面发射机和接收机提供足够程度的稳定性。
本发明的目的是根据行转移系统提供一个编码和解码系统，该系统对地面广播使用是足够安全和稳定的。
本发明的各个方面在独立权利要求中确定，应该参见这些独立权利要求。
在本发明的最佳实施例中，每场的扫描行被分为整数信息组（block）和在每信息组内通过转移该行顺序扰频的信号。最好是每信息组的行数是一样的。在一个最佳实施例中，六个47行信息组扰频312 1/2 行PAL场的282行。一个PAL场有287 1/2 扫描行。剩余的5 1/2 行，四行传递数据而剩余的1 1/2 行是消隐的。
整个说明书和权利要求书中使用的术语图象扫描行意味着传递图象信息的行，与包含垂直消隐间隔的行不同。术语扫描行期间是指传递图象信息扫描行的那些部分，而除去例如行消隐间隔部分。
最佳的扰频结构有许多优点。由于该信息组不跨在场间隔上，所以场间失真的影响被减以最小。而且，该信息组的结构被镇定在该图象上，减少在鲜扰图象时的闪烁。这也意味着扰频的图象闪烁较少，因此使人不受光敏“癫痫症”突发之苦。
在其信息组内对行进行扰频时，在该最佳实施例中任一行的位移范围都是一个信息组-47行。这具在将解扰信号传输质量降低的影响减到最小的优点。
选择47行代表一个信息组结构，这是在安全、暗度和透明度（抗传输质量降低）之间较好的折衷。其它选择的结构可能由于要求某些行在其正确的位置被广播已降低了安全性和暗度，或要求更多消隐的行而降低了透明度。在后一种情况下，黑色边界将安排在图象的上部或底部。
使用固定的信息组长度使该系统易于实现，而且整个扰频格式产生一个提供不可观看的扰频图象。
根据本发明的另一方面，提供一个存贮器管理系统，该系统以清楚的未扰频的格式存贮从被扰频的信息组来的行信息。这具有在解码器和编码器更容易进行同步的优点的可能改进安全性。
最好是，该存贮器结构包含一对存贮单元，每一个存贮单元可存贮一个信息组的行。在编码器和解码器，信息组信息都是从一个存贮器单元读出，而同时下一信息组正写入另一个存贮器。在编码器，存贮器读地址接到PRBS和行变换发生器的输出，而在鲜码器以相同的方法控制存贮器的写地址。
在最佳实施例中，只是视频扫描行的样值被转移。即，有效图象区的扫描行的样值。在PAL信号的最佳实施例中，在以4Fsc示例取样时，只有955样值被转移。最好是，这些是样值72到1026，不包括切换点，在不同的实施例中可以在样值61与75和样值1025到1039之间变化。样值的数量不是严格的，但是最好不大于1024以有助于存贮器管理。
转称扫描样值仅仅意味着色同步信号保留未扰频。这有很多优点。首先，发送的信号包含完整的标准PAL信号，结果传输链中的数字设备不可能被干扰，而如果该同步信号被扰频时则可能被干扰。其次，由于行序列不能从测量连续行的同步信号相位推断出，安全性改善了。另一个优点是，如果同步信号是未扰频的，根据本发明的第一个目的取样所要求的同步信号锁定时钟是容易实现的。
仅仅通过举例和参考附图来说明本发明各个目的的实施例，其中：
图1表示行转移系统的第一个信息组结构;
图2表示输入信号，发送的信号和输出信号的另一个信息组结构;
图3是根据实施本发明的系统的扰频信号的定时图;
图4说明实施本发明的目的的一个示例性的编码器;
图5以方框图形式说明产生解码器的数字部分;
图6以方框图形式表示图5的解码器的后肩重新引入电路;
图7表示56/59行信息组解码器存贮器的写地址电路;
图8表示使用56/59信息组结构的系统存贮器的读地址电路;
图9说明通过传输信道的变换步骤;
图10详细地表示编码器消稳延迟;
图11是一个表格，表示图10的延迟在编码器中是如何工作的;
图12表示附加的样值是如何插入每副图象的两行中的;
图13是图5的锁相环的方框图;
图14a）表示实施本发明的一个目的的变换发生器和伪随机二进制序列发生器的电路图;
图14b）表示图14a）的发生器的M方框的电路图;
图14c）表示图14a的发生器的E方框的电路图;
图15表示变换发生器的另一个实施例。
将要叙述的系统适用于扰频PAL视频信号。其原理同样适用于其他制式，如NTSC，MAC和SECAM。本发明不应解释为任何一个视频标准的限制。
图1和2表示实施本发明的一个目的行转移结构的两个例子，现有技术的行转移系统或者转移单个信息组中一场的所有行或者它们把帧分为许多适当规模的信息组，例如32行。已经证明，没有一种方法是满意的，而且信号应在一场一场的基础上进行处理，使得每场包括在清晰的和在扰频的信号中的整数信息组。包含横跨或跨在场消隐间隔的信息组结构更易于场频干扰。混合每个信息组中不同场的行扩大任何场间隔的失真，而且可导致相邻行之间的差别。扰频信号的最终行差别太急剧而不能由接收机的AGC校正。这些行对行的变化在扰频图象上产生条状噪声。
还有，由于该信息组穿过该图象，在该信息组中平均图象电平的失真可在扰频的图象上产生闪烁，例如这种失真可能通过多路径传播或发射机损伤产生。
625/50PAL系统是2∶1隔行信号，其中每场包含312 1/2 行。这些行中的287 1/2 是图象扫描行，而剩余的行是垂直消隐期间。
建议的行转移系统仅仅扰频图象扫描行。在图1中有效图象分为5信息组，其中第一信息组是59行长，而剩余的是四个56行。从每场剩下的4 1/2 行来的图象信息被废除掉。
由于处理全部大小相等的信息组是更简单的，在图2中表示的替代方案包含六个信息组，每个信息组47行。由于这个的结构只包含282行，1 1/2 剩余行被废除。
这些结构也具有优点，扰频信号的扫描行相对于消隐期间是提前的，它不需要在解码器中存贮场消隐期间。
图2中采用的结构要求在输入和输出信号之间总的时延至少125行。第一场开始31行未扰频的消隐期间，接着六个扰频的47行的信息组。发送的信号包括在输入信号的开始之后传送的78行（VBI＝31行+信息组0＝47）的扰频信息组0。这个信息接着VBI，然后是扰频的信息组1至5和相对于消隐期间邻先的下一场的扰频信息组0。这个信息组接着VBI，然后是扰频的信息组1至5和相对于消隐期间领先的下一场的扰频信息组0。输出也是VBI后接着信息组0-5，但是相对于输入信号延迟两个信息组和VBI，总共125行。对于图1的信息组结构，相应的延迟是148行。
信息组超前不是所用的信息组结构中固有的，但是希望在解码器中不必存贮行消隐信号。这里使用4Fsc取样，由于它使存贮的样值数量减少到少于1024，因此有助于存贮器的管理和费用。
所述信息组结构的另一优点是任一行从其正确位置位移的范围仅仅是一个信息组。这使得对解扰图象的传输质量降低的影响减到最小，因为传输质量降低是随位移数量而增加的。
PAL信号以模拟形式加到编码器，并在扰频前进行数字化。现有技术的行转移系统已使用两倍彩色副载波频率2Fsc或3Fsc或锁定在该行的取样率。
本系统采用4Fsc取样结构，以17734475MHz取样并跟踪PAL彩色副载波的频率和相位。作为替代方案，可使用4Fsc的任何整数倍n·4Fsc，例如8Fsc。但是在目前，处理速度和存贮器的费用可能禁止8Fsc和更大的n值。
使用4Fsc取样提供许多优点，使得它的采用是有吸引力的。它产生一个方便的取样结构，它给出每图象行的几乎全部数目（1135）的样值，它可被锁定到彩色副载波的特定相位。更高取样频率4Fsc的使用，与2FSC或3SC相反，意味着模一数变换器（ADC），和数-模变换器（DAC）的抗折叠滤波器与较低取样频率的情况相比将是不太严格的。
从安全性的观点看，使用4Fsc取样具有的优点是：在扰频信息组内行的移动没有留下关于一个特定行离开副载波相位有多远的附加线索。然后，与Fsc的较低倍数相反，使用4Fsc取样的一些缺点是：数字电路必须能在较高的速度工作，并要求更大的视频存贮器容量。但是，使用4Fsc取样的方便之处其优点超过任何缺点。
使用锁定的色度副载波相位和频率取样具有的优点是：时钟抖动锁定行取样小，因此解扰的信号的色度抖动较小。
实际上，以4Fsc取样每行的样值数是1135.0064。如果认为所有的行都包含1135样值，每帧将有0.0064×625＝4样值，这些样值不属于任一行。这可通过在每场的一行包括两个附加样值避免，那行有1137样值。
在实时视频定时之间需要逐行移动，正如考虑即0.0064象素剩余部分的信号脉冲和象素计数器所表示的。在Fsc＝4.43361875MHz时，这个移动是0.0064× 1/(4FSC) ＝0.36ns/每行。
对于47行的信息组，其延时是17ns，而对于59行的信息组，其延时是21ns。在59/56信息组的例子中，该信息组是以相对于消隐期间的这个数量提前的。这个移动可自动地由解扰过程补偿。
正如前面提到的，仅仅是图象扫描行被扰频。但是，这些行中仅仅是包含扫描行期间的样值被扰频。这些表示在图3中。因此样值1至71未扰频，样值72至1026被扰频（955样值），而样值1027至1135未扰频。在扰频之前样值被数字化。这个结构的优点是：每行的色同步信号不被扰频，使得发送的信号是一个完全标准的正确PAL信号如果以色同步信号的扰频序列出现在可能被干扰的传输链中的数字设备没有危险，此外，由于连续行上色同步信号的相位没有给出行重新安排的线索，系统的安全性增加了。由于时钟可锁定到色同步信号使用未扰频的色同步信号使得使用锁相取样更容易实现。
不同的实施例切换点可能变化。该点可以样值61到75和样值1025到1039之间选取。
取样点是在基准副载波的45°点。即，在理想的色同步信号的峰值和过零点。这使每个样值要求的编码范围减少到最小。
为了解码器能解扰该信号，传递信号信息和解码指令的视频加密数据必须与信号一起发送。这可通过指定每场的4行为数据载波来进行。该数据可在有效图象中传送，这增加了与现有传输标准和设备的兼容性。在显示之前解码器将消隐这些数据行。
因此，对47行的信息组，视频信号的结构如下：
行号 功能
632后半行-23后半行 垂直消隐期间
311-335
23后半行，310，622，
623前半行 由编码器消隐
24-27，336-339 视频加密数据
28-209，340-621 传送47行信息组中扰频的扫描行部分
在一个信息组中行的扰频是通过变换每个信息组中行的传输顺序来实现的。根据伪随机二进制序列发生器PRBS的输出，一个信息组一个信息组地改变变换发生器的控制字。PRBS最好按照20比特种子值（seed value）对每个TV图象初始化一次。因此，每个图象由PRBS产生12个值，每个信息组一个值。
由于在PAL制式中彩色信息是以色同步信号和有效视频副载波之间的相位关系发送的所以要求一个非常稳定的锁相环PLL。视频扫描行期间通过转移行被替代，如果存在任何大的误差则将出现色度噪声。定时中可允许的误差小于1.5ns，它相当于约2°的误差着。所要求的精度是借助于只在有色同步信号的那些行（7至309和320至621行）期间的测量相位误差。
锁相环将在后面在说明书中详细地叙述。
现在参阅图4，通过考虑实验的编码器可以更好地了解编解码器的工作情况，该编码器是使用一个PRBS和变换发生器作为存贮控制器，产生所要求的直接的和变换的地址序列。
编码器和解码器的结构必须几乎相同，主要差别是在编码器中行和场消隐期间是迟延的，而在解码器中不迟延，虽然下面的叙述是针对编码器的。但是解码器是以相同的方式工作的。
为了与常规的地面传输标准兼容，扰频图象是作为模拟信号发送的。接收的扰频信号首先由模-数变换器20变换为数字格式。该ADC由时钟脉冲发生器CPG22控制，以4Fsc对接收的信号取样。解码器中的ADC和DAC使用8比特的视频样值。时钟脉冲发生器是频率和相位锁定在45°点取样的色同步信号，如前所述。适合的时钟脉冲发生器是产生8Fsc信号的压控晶体振荡器VCXO和产生1∶1标空比的4Fsc输出信号的1∶2分频电路。
ADC可以以TRW TDC 1007，ADC为基础，工作频率高达25MHz。编码器ADC是10比特ADC，它是专用设备的标准。
与副载波的色同步信号相关的主时钟信号的频率及相位的稳定是在C.P.g，22内部进行的。同步分离器24产生与视频波形有关的所需要的定时信号，如混合的同步行标冲并识别奇数及偶数信息组。
ADC的输出并行输入到消隐延迟单元26，该单元延迟消隐期间，并输入到数据输入器28，该数据插入器也接收消隐延迟单元26的延迟的输出。数据插入器28有一个输出，直接输出给数-模变换器DAC30，也输出到47行存贮器A和B32，34。这两个存贮器由各自的存贮器控制器36，38控制，这两个控制器由同步发生器提供的时钟和同步信号控制。存贮器控制器控制各存贮器的读数据和写入数据并提供扰频序列。存贮器控制器包括PRBS发生器和变换变生器。
图10更详细地说明了编码器的消隐延迟单元26，该延迟单元执行两个功能：首先，它对相应于垂直及水平消隐的样值提供125行延迟;其次，它给包括图象扫描行的扫描行期间的样值提供可变的延迟。这后一个特性使转移只要两个存贮块的存贮器来进行。图10表示47行信息组结构是如何使用0，1，31和125行延迟时间的可转换延迟单元500的。
消隐延迟单元500从ADC接收视频信号并将它直接传送或延迟约1，31或125行;要求的准确延迟是1135，35187或141877样值。
该延迟是根据下表由两控制行d1和d0选择的：
dl do 延迟
0 0 0
0 1 1135
1 0 35187
1 1 141877
传输线路（Pipelining）附加的固定延迟可加到所有和输出而不出现问题。延迟必须在一个样值一个样值的基础上改变。由于所有的延迟值都是奇数，通过分离信号为二，加到两个128K×8静态RAM设备可得到该延迟。这样只要求每个RAM设备在一个时钟周期间读或写，有一个相应的张驰时间。
如果每行的样值编号为0到1134（行312和624除外，它们编号为为0至1136），那么包括同步和色同步波形1117到171的样值总是取自125行延迟地址。在VBI（行627到27和行310到339）期间，这个延迟也用于样值172到1116。延迟行的有效样值172到1116，当所有的其它信息组产生31行延迟时信息组6和7的样值（行340到386和387到433）产生1行延迟。
图11表示编码器中消隐延迟是如何工作以保证VBI周期是正确的行数30或31。
图12表示4Fsc样值在行624和312前后彼此是如何安排的，行是长的1137样值的行。
扰频器的编码器以允许输入行和场消隐信号直接通过DAC到输出进行。扫描行的剩余有效部分（955样值）存贮在存贮器32，34，第一信息组，图1（b）的信息组0存贮在存贮器32，而下一个信息组，存贮在存贮块34。注意样值以清晰的形式存入存贮器中是重要的;即以未扰频的形式。由于信息组1的行是存贮在存贮器34中，信息组0的行在控制器36的控制下从存贮器32中以扰频的形式读出。因此，读地址是扰频的，而写地址是清晰的。当信息组1已写入存贮器34时，信息组0已从存贮器32中读出，而当信息组1从存贮器34中读出时，信息组2再以清晰的形式写入存贮器32。两个存贮器的输出加到DAC30。前面叙述的临界时是这样的，扰频的扫描行部分以最小的误差程度再插入未扰频的消隐期间。
解扰器以互补形式工作。在每一副图象期间，输入已扰频的视频的图象扫描行以使用扰频器中相同地址序列的解扰顺序写入“A”或“B”存贮器，在编码器中，行顺序是由PRBS和变换发生器提供的，PRBS和变换发生器包括存贮器控制器36，38以产生存贮地址和控制信号。这就有效地解扰输入的视频信号。同时，在前一信息期间写入另一个存贮器的样值被读入DAC以产生解扰的输出信号。两个RAM存贮器在交替的信息组写与读功能之间再次交换。
指出这样的情况是重要的：在编码器，扰频的图象扫描行输出信号在存贮器上相对于它们自己的行同步及色同步信号延迟了。类似地，在解码器中，输出的解扰信号相对于存贮器中已接收的扰频信号的同步及色同步信号延迟了。同步是通过在编码器中适当地延迟消隐期间达到的。
在编码器和解码器中使用的存贮器可适用于分别是10和8比特动态RAM。也可使用SRAM或VRAM。DAC可以是10比特（编码器）或8比特（解码器）设备，例如可以高过20MHz的速度工作的TRM TDC 1016J。
现在参阅图5，说明产生解码器的数字部分，相应的编码器基本上是相同的。
输入的扰频视频信号首先在ADC中数字化（未示出），然后送到锁相环100，数据恢复器110和多路复用与延迟线120。数据恢复器110恢复在行24-27和336-339传送的视频加密数据。要求多路复用与延迟线支持为VRAM的存贮器160。恢复的数据加到系统CPV130，系统CPU还与控制逻辑140和PRBS150连接。控制逻辑控制除存贮器160和延迟线120以外的全部系统单元的定时。控制逻辑装有4Fsc的系统时钟和水平与垂直同步信号HSY和VSY。存贮器160包括两个47行信息组，它们以在前例中叙述的方法工作。存贮器管理180控制读与写寻址，参照图7和8更详细地叙述。存贮器管理由变换发生器190控制，后者在PRBS150的控制下，PRBS和变换发生器在图14a）-c）和15中更详细地表示出来。变换发生器和PRBS的结构可以是任何希望的形式而且在本技术领域有许多文件证明。存贮器再次以清晰形式存贮扫描行期间的数据，而输出又被多路复用回到信号的未扰频部分。在数-模变换和输出之前，信号的后肩重新插入在200。在图6中列详细地表示黑电平重新插入电路。
后肩必须在解码器重新插入，以保证电路顺向位移中的箝位有一个清楚的箝位后肩。如果这不是在行转移系统中进行的，诸如多路径的传输质量的降低可引起箝位过程引入条状噪声，色同步信号没有变换地传到接收机中的PAL解码器从而使测量色同步信号幅度的彩色自动校正电路正确地工作，而且比产生一个新的色同步信号更容易。
在图6中后肩重新插入是利用数字滤波技术进行的。输入的视频信号通过色度带通滤波器400馈入，其输出在加法器410中加上前面所述的黑电平值64。这个信号在后肩期间由控制信号从同步分离器中选出，该同步分离器控制多路复用器420。多路复用器在其另外的输入，由补偿延迟线430延迟的数字视频输入通过以经过滤波器400和加法器410的信号路径延迟。在多路复用器中延迟的视频在除了后肩期间外的其他所有时间进行选择。
图4和5参照47行信息组长度进行了说明，参照前面的或任何其它信息组长度对56/59行的例子进行适当的修改是必要的，而且本技术领域技术人员是清楚的。
图7表示要求以清晰的形式把扰频的信号写入存贮器的解码器的写地址电路。所示的电路适用于56/59行信息组长度。
图8表示解码器的读地址电路，它从存贮器读出的提供输出给图5中的多路复用器（MUX）120。在这个例子中，该电路适用于56/59行的信息组结构，以说明适应不同长度信息组所需的附加电路。
参见图7，20比特的控制字CW从CPU加到PRBS 150，PRBS 150控制行变换发生器190的输出。发生器190提供6比特的输出给地址翻译器210。由于使用不等信息组长度，在解码器及编码器中3个信息组重叠。地址翻译器将重叠部分移到RAM的其它未使用的区域。信息组计数器220从0步进到4并产生一个移位输入到地址翻译器，以保证在每个47行的信息组之后给另一个信息组提供地址。具有从信息组计数器来的输入端的奇/偶计数器230提供1比特输出的存贮器存贮块32，34（图4）之间的开关这是需要的，因为每场有不等数目的信息组。
56/59信息组的例子可从与场存贮器的两个存贮的存贮器一起工作，在这情况下奇/偶计数器可以从场脉冲定时，当信息组长度改变计数器220时，计算器220从0步进到4，它必须提供一个信号给发生器190，第4个信息组的信息组长度增加到59行。
图8表示在56/59行的例子中奇/偶计数器230可以如何定时。根据信息组的长度计数器340在0-55和0-58之间步进并提供一个输出到地址单元310。计数器由来自或门350的高输出清除，或门350有场脉冲和信息组输入的结尾，信息组脉冲的结尾是在至与门（AND）360或与门370的6个输入变高电平时提供，表明数目已分别达到55或58。
这些输出提供给或门（OR）380的输入，其输出是“信息组结束”脉冲。门380的输出还用于同步信息组计数器320，在这个例子中，它在0-4之间步进。电路的剩余部分的工作情况参照图7描述。
在图13中表示数字锁相环。所涉及的ADC，时钟发生器和同步分离器利用与图4相同的标记。
ADC20的数字输出加到倍增器（控制器发生器）600，和除4逻辑单元610倍增器Fsc接收作为其它输入的脉冲串，Fsc是从4Fsc时钟导出从倍增器的输出传送到32字节的累加器620。两行平均器630，限幅器640，脉宽调制器650和环路滤波器660，该滤波器提供一个控制电压到时钟脉冲发生器22压控晶体振荡器。累加器620和两行平均器630由同步分离器24来的色同步选通信号控制。
累加器620加或减两个相连的字节，计算每个同步信号的325样值，相应于图3中的样值11到42。样值是从色同步信号的中间取出的。
平均器确定PLL的相应误差，在前两行上加上累加器输出并保持一行的信息。累加器640减少信号的动态范围，使得量化为8比特是足够的。脉宽调制器650产生一个二进制序列，其平均值相应于测量的误差。另一方面PWM650可以是脉冲密度调制器，速率倍增器或DAC。
数字色同步信号的相检测器可以用很多不同的方法实现，而所叙述的实施例仅仅是一个例子，同步分离器可以是模似的或数字的或者这两者的组合。
图5中的控制逻辑140和图4中的同类分离器24是以模似同步分离器产生的同步信号为基础的，它必须保证控制逻辑的再同步只是在系统超出输入行脉冲的容差大于特定的定时范围时才出现，这是由于经常的再同步将不必要地干扰解码图象。
两相邻场中的各行之间的时间差被监视。如果同步分离器来的脉冲在同步窗口期间晚一场到达，则该系统工作是满意的，而且不需要再同步。因为每行的样值不是整数两相邻行之间的时间差不计算。在视频加密数据率高的时候窗口的尺寸可减少。如果在编码器中两个或多个集成电路用于扰频以得到高的时间精确性。还要求对窗口是打开的时间的类似减少，在解码器中，窗口的尺寸根据具有由数据接收质量（时间精度要求短的窗口）和再同步，即图象质量（要求长的窗口）所产生的，最低程度干扰的接收质量来进行有利的选择。
所述的同步窗口可被关闭，使得每行都出现同步，这可用在编码器中，其中具有8比特视频分辨率的两个视频加密芯片并行地工作以获得更宽的数据总线，例如对于播音室的质量为10比特，在这种情况下，两芯片的水平基准是由主芯片产生的，因而两芯片完全同步地工作。
图9a）至9c）表示不同的变换步骤如何进行的。图9a）表示信息组是如何以清晰的形式写入编码器存贮器的。第一信息组以清晰的形式传送，但是第二信息组在PRBS和变换发生器的控制下进行第一变换并以扰频形式传送。但是，由于参照图7所叙述的写地址电路，该信息组清晰的形式写入解码器存贮器中。类似地，后面的信息组进行不同的变换P2，P3等，但是都以清晰的形式写入解码器。图9b）表示从解码器读出的情况和输出信号是相同的，但是信息组O（AL-BERT）在时间n输出，输入信息组2（MICHEL）的时间说明在47行的例子中延迟两个信息组。
所述的实施例发送在每场完全扰频的图象。在某些情况下仅希望使用部分扰频。例如，节目提供者可能希望通过展示他们的足够低质量的图象来吸引右有户与它们鉴约，实施例可能以另外两种方式中的一种方式工作而达到这个目的，在变换扰频方式时而不破坏正规的解码图象。
第一个方案是“清晰延迟”方式，在这方式中每个信息组的行不进行扰频，但是图象提前一个信息组发送，这个效果是图象的下部47行出现在屏幕的上部而且图象的色彩不真实。虽然使固定的用户非常烦恼，但是观看者可以在传送的节目中看到足够的细节而产生兴趣。
第二种方式是“闪烁方式”（flash mode），其中隔场取扰频而且插入场以清晰延迟方式传送，对传送的信号的影响获得具有重叠扰频图象的清晰的延迟的图象。
考虑扰频过程和特性，在完全清晰和完全扰频方式之间进行变换而不丢失一个信息组的信息是不可缺少的，以这两个半扰频方式中的一个方式进行传送，就能使该图象能够部分地同非用户显示而不破坏解码的图象。
现在参见图14a）-c）和15，更详细地表示了变换发生器190的伪随机二进制序列发生器PRBS 150。
伪随机发生器PRBS 150有例如n＝20个二进制输出BITO…BIT19。因此伪随机发生器PRBS的可能状态数是220+2＝1048576。从CPU接口130来的控制字CW经过输入PZG-E加到伪随机发生器PRBS，并在每个时刻假定一个预定的状态。确定PRBS每个输出的这个状态称为关键字KW。每40ms有一个与前面的和后面的控制不同的新控制字与电视信号一起传送。而且每40ms这个控制字的一部分加到伪随机发生器。
图14a）的变换发生器190有一个清晰的输入，在变换发生器的初始化阶段，该发生器190置于零并用于确定电路装置和电路状态。
电路装置190包括有输入端A0…A5的六比特加法器192，其值加在输入端B0…B5的值上，其中的五个输入端B1＝B5提供有伪随机发生器150的五个输出比特0，7，17，12，3。加法器5的第六个输入端B0固定为5伏。因而处于逻辑值“1”。加法器192有六个输出端S0-S5，它们接到时钟缓冲寄存器194的数据输入端。
寄存器194是由例如两个单独的缓冲寄存器部件组成的，它可以缓冲六比特。寄存器194的Q输出端分别接到六个与门196A…196F的一个输入端，与门的其它输入端各连接到清除输入，在正常工作状态这个清除输入是逻辑“1”。与门的输出分别接到加法器192的输入端A0…A5，因此加法器192输出端的值返馈到输入端。寄存器194的中间缓冲值由时钟输入端CK的时钟信号CLK存入，寄存器194的输入端CK接到双输入端的或门OR198，时钟信号CLK加在它的一个输入端，其另一个输入端接到有三个输入端的与门AND202的输出端，其中一个输入端接到电路装置190的清除输入端，第二个输入端接到启动（ENABLE）输入端EN，而第三个输入端接到地址比较器204的输出端AK-A。
伪随机发生器PRBS 150输出端的比特2，6，15，8，4和13以及寄存寄存器194的Q输出端都加到第一逻辑电路206，这些信号在该逻辑电路中可以以各种方式组合。第一逻辑电路206有六个输出，其中两个输出直接加到第二逻辑电路208而剩下的四个输出经过四比特的加法器210加到第一逻辑电路208。伪随机发生器150的输出比特10，19，5和14也加到四比特加法器210。伪随机发生器150的剩余输出比特1，16，11，18和9加到第二逻辑电路208。
第一和第二逻辑电路206和208包括E方框电路，M方框电路和/或加法器。M方框电路示于图14b），基本上是一个具有下列真值表的倒向开关：
E方框电路的详细电路图示于图14c）。E方框包括一个有两个输入端的与门和一个异或门，异或门同样有两个输入端。E方框的真值表如下：
第二逻辑电路的六个变换地址输出构成变换发生器的六个输出。因此在电路装置2的这些输出可以产生26＝64个不同的变换地址PAO…PA63。
一个电视场包括例如a＝6个信息组，每个信息组有47行20…246，即如前所述的282视频行。在每个这样的信息组中的行序列由变换发生器进行变换。
六个输入端接到电路装置190的变换地址输出的地址比较器204，这时检查变换地址的可允许性。在本例中，因为一个信息组只有47行，地址PA47…PA63代表不允许的地址。如果产生的变换地址是不允许的，则地址比较器产生一个加到与门AND202的控制信号并产生一个新地址，因而不允许的变换地址自动地被滤除并且不用于转换电视行的序列。
采用图14所描述的变换发生器可以产生大量不同的变换。根据来自PRBS150的1048576控制字的发出，可以看出变换器能产生720896个不同的变换。这意味着伪随机发生器PRBS的20比特中的720896/Log2＝19.46比特是有效地使用的，因此变换发生器的效率相当于219.46/2020×100%＝68.8%。
图15表示一个变换发生器的更进一步的、简化的实施例，该变换发生器具有一个有n＝16个输出端的伪随机发生器PRBS，一个如图14a）所示，且其输出反馈到其输入的六比特加法器192，一个有60个异或门的异或部件6和有六个变换地址输出的另一个六比特加法器18。具有少于60个执行门单元的这样的变换发生器是经济有效的，小型的结构而仍然提供大量的不同的变换。
图14a）和图15中的伪随机发生器PRBS150被构成一个反馈移位寄存器或者根据约翰逊（Johnson）理论产生伪随机数的电路。用这样的发生器产生的伪随机数还用于解决在产生多个变换中的所谓“未排序”（unranking）问题。
对所述的实施例的各种修改是可能的，本领域的技术人员会想到的。例如信息的长度可以变化。
关于PAL标准的系统已经叙述了，而且适用于全部主要的PAL标准，即制式I、B、G、D和H。对于巴西使用的制式MPAL，每场的图象扫描行数只有243，而每场转移行数可以是240。这可以安排成六个40行的信息组，四个60行的信息组或五个48行的信息组。每行的象素数只有909，副载波频率Fsc＝3.57561149MHz。
对于在一些南美国家使用的制式N，该制式与所述的制式IPAL实施例非常相似，除了较低的副载波频率3.58205625MHz要示较低的每行917.0064样的取样速率。
对于诸如在美国和日本使用的NTSC标准，每场的行数和信息组安排与上面概述的制式MPAL相同。在这两种情况下，最希望最小的信息组的长度以减小由场失真和交流声引起的噪声，副载波频率越高，为3.579545MHz，因而取样频率和每行的样值数也越高，分别为14.31818和910。在所述概述的两个系统M和NTSC方案中，图象扫描行中，三个转移行中包括3个数据行。这些行传递视频加密数据。对数据还要求一行的垂直消隐期间。另一方面，可使用数据压缩算法把数据压缩为三行。
如在法国使用的SECAM标准是一个625行制式并使用与所述制式PAL的例子相同的信息组结构。但是，锁相环需要修改。这可用两种方式达到。首先，PPL可以是行锁定，其次，只可以使用两个色差副载波中的一个副载波该制式安排成如PAL的样子。
在这种情况下，所用的副载波可以是（R-Y）载波，二个载波较高的频率为4.406250MHz，给出每行1128象素。另一方面，可使用4.250000MHz的副载波，给出17MHz的取样频率。
这制式可与其它的标准如MAC系列一起，使用并扩展到高清晰度的标准。可以方便地把信息组的数目增加到12×47行用于未来HDTV广播的，或者信息组长度增加到94行。这样的修改都在下面的权利要求书中确定的本发明的范围内。