高速CMOS差动接口电路.pdf

上传人:111****11 文档编号:708556 上传时间:2018-03-06 格式:PDF 页数:11 大小:295.27KB
返回 下载 相关 举报
摘要
申请专利号:

CN90106751.2

申请日:

1990.08.03

公开号:

CN1050114A

公开日:

1991.03.20

当前法律状态:

撤回

有效性:

无权

法律详情:

||||||公开

IPC分类号:

H03H11/32

主分类号:

H03H11/32

申请人:

通用电器马可尼有限公司;

发明人:

戴维·约翰·威尔科克斯

地址:

英国米德尔塞克斯郡

优先权:

1989.08.03 GB 8917739.8

专利代理机构:

中国专利代理有限公司

代理人:

郭伟刚;肖掬昌

PDF下载: PDF下载
内容摘要

高速CMOS差动输入和输出接口电路包含有偏置装置控制的输入和输出装置。该偏置装置产生偏置电压。输出接口有一作为输入装置的单端到差动转换器和作为输出装置的差动输出级。输入接口有一作为输入装置的放大器和检测器以及作为输出装置的差动到单端电平转换器。输入和输出接口使用时钟编码数据,分别在300MHz和200MHz下操作,两者都可与双极性器件相接。一个组合的输入/输出的接口使用时钟编码数据时可在200MHz下操作或在正常时钟操作下以60MHz操作。

权利要求书

1: 一种高速CMOS差动接口电路,它包含有与输出装置互连的输入 装置,与输入、输出装置相连并用以产生输入、输出装置的偏置电压 的偏压装置。
2: 根据权利要求1的接口电路,其特征在于,该电路是一输出接 口电路,输入装置含有用以将输入信号转变为差动信号的转换器,而 输出装置是根据差动信号产生用于驱动传输线的差动电流的电流发生 器。
3: 根据权利要求1的接口电路,其特征在于,该电路是一输入接 口电路,输入装置含有一个用于放大检测差动输入信号的放大器和检 测器,而输出装置是用以将差动输入信号转变为单端信号的差动到单 端电平转换器。
4: 根据权利要求1的接口电路,其特征在于,偏置装置含有一个 与一对二极管相连并对其偏置用以产生基准电流的电流镜以及另外一 个用以产生偏置电压的电流镜。

说明书


高速CMOS差动接口电路

    本发明涉及CMOS器件高速输入和输出接口电路。

    标准CMOS输出驱动器的缺点在于:在不遭受过多硅面损失时只能处理高达大约25MHz的频率以及电源“脉动”。

    本发明的一个目的是提供一种能进行所要求的高速操作而没有上述缺点的接口电路。

    根据本发明,提供一种含有与输出装置互连的输入装置及与输入、输出装置相连并对输入、输出装置产生偏压的偏压装置的高速CMOS差动接口电路。

    根据本发明的一个方面,提供一种接口电路,其中,该电路是一个输出接口电路,输入装置含有一个将输入信号转变为差动信号的转换器,而输出装置是一个根据差动信号、产生驱动传输线的差动电流的电流发生器。

    根据本发明的另一方面,提供一种接口电路,其中,该电路是一输入接口电路,输入装置含有用于放大检测差动输入信号的放大器和检测器,而输出装置是用于将差动输入信号转变为单信号的差动到单端电平转换器。

    参照附图对本发明的实施例加以说明。附图中:

    图1a示出输出接口电路地框图,

    图1b示出输入接口电路的框图,

    图2示出偏压发生器的电路图,

    图3示出单端到差动电平转换器的电路图,

    图4示出差动输出级的电路图,以及

    图5示出输入放大器和差动到单端电平转换器的电路图。

    参照图1a,示出输出接口电路的框图。输入到接口的具有CMOS电平的单端信号通过转换器1被转换为差动信号并进行电平偏移和衰减,使得输入到输出级2的该电平是具有4V和5V单端电平的2伏差动信号。该接口的输出是能驱动50欧姆传输线3、具有1V差动摆动的差动电流。偏置电路即基准偏置发生器4产生一个控制电压,它用来设置差动输出电流和产生单端到差动转换器1和输出级2的偏置电流。

    参照图1b,示出了输入接口电路的框图。额定输入是具有在4.5V到5V间摆动的单端电平的1V差动信号。该输入接口对这个输入加以检测,由放大器5放大,并在差动到单端电平转换器中将其变换为具有CMOS电平的单端信号。与上述一样的偏置电路4产生一个对差动放大器输入级5设置偏置电流的控制电压。这个控制电压也提供给转换器6。来自转换器6的输入在电路7中加以缓冲。

    参照图2,更详细地示出基准偏置发生器。电流镜M5、M6偏置二极管D1和D2。器件M3,M4的源极电压名义上相等意味着二极管的dV通过M2下降。M1和M2的陷阱与各自的源极相连以消除加在产生的基准电流I(N-陷阱CMOS工艺)上的基底偏置的影响。基准电流由下式给出。I=BOO(P)*

    其中,dVtm是由于器件M1、M2和M3、M4的阈电压失配引起的器件M1、M2的源极电压失配,Z和N分别是器件对M5、M6和M1、M2的拉制宽度和长度的比率W/L。BOO(P)是P沟道MOS、PMOS器件的电流增益因子。级联电流镜8是用来产生用于控制输入输出接口中偏流的偏置电压Vb。还接入了启动电路,器件M7-M12。

    参照图3,下面详细描述单端到差动电平转换器。输入数据在驱动用来把输出节点短路到Vdd以产生单端输出高(HIGH)的第一和第二PMOS器件10、10a之前由反相器加以缓冲。单端输出低(LOW)标称值比Vdd低1V并由电流源11偏置的PMOS负载所设定。该电流源值由偏压VB和器件宽度所设定。该器件长度与基准偏置发生器中的器件M13的长度相同。该电路产生4电路中出现的两个输出信号VSIG和 VSIG。

    由基准偏置发生器产生的偏置电流正比于BOO(P)、P沟道MOSFET电流增益,因此通过PMOS负载的电压降与一阶的BOO(P)无关。

    参照图4,输出级使用一个级联的源极耦合差动对12-15,其中级间偏置电流由因子3标定并在最后一级产生10mA的标称电流。信号VSIG和 VSIG被提供给第一级12。每一级(除了最后一级)标称差动输出电压摆动是峰一峰2V,即,单端输出摆动为4V至5V。最后一级15能驱动50欧姆的负载产生峰一峰1V(500mV单端)的标称差动输出。如上所述,每一差动对的输出电压摆动(除了最后一级的)和P沟道BOO无关。

    参照图5,输入接口的第一级的设计基于使用在输出接口输出级的同样原理。进入的差动输入信号I/P、I/P由差动放大器16加以放大,该差动放大器16使用由电流源17偏置的PMOS负载,而来自基准偏置发生器的信号VB控制所述电流源。然后,该信号通过源极跟随器23进行电平偏移,以确保差动放大器的输出能接通随后的差动到CMOS电平转换器中的PMOS输入器件19。接口输入处的两个反相器20对保证CMOS逻辑电平和减少输出上升和下降时间是必须的。

    可使用时钟编码数据分别进行300MHz和200MHz操作的高速差动输入和输出接口已予以说明。在输出和输入接口中的速度分别由单端到差动、差动到单端电平转换器所限制。考虑到与输入输入锁存器等有关的延迟,把组合的输入/输出接口的正常时钟操作下限定为60MHz。然而,使用时钟编码数据,组合的输入/输出的接口最大操作频率为200MHz。两种接口均可与双极性器件相接。

高速CMOS差动接口电路.pdf_第1页
第1页 / 共11页
高速CMOS差动接口电路.pdf_第2页
第2页 / 共11页
高速CMOS差动接口电路.pdf_第3页
第3页 / 共11页
点击查看更多>>
资源描述

《高速CMOS差动接口电路.pdf》由会员分享,可在线阅读,更多相关《高速CMOS差动接口电路.pdf(11页珍藏版)》请在专利查询网上搜索。

高速CMOS差动输入和输出接口电路包含有偏置装置控制的输入和输出装置。该偏置装置产生偏置电压。输出接口有一作为输入装置的单端到差动转换器和作为输出装置的差动输出级。输入接口有一作为输入装置的放大器和检测器以及作为输出装置的差动到单端电平转换器。输入和输出接口使用时钟编码数据,分别在300MHz和200MHz下操作,两者都可与双极性器件相接。一个组合的输入/输出的接口使用时钟编码数据时可在200MH。

展开阅读全文
相关资源
猜你喜欢
相关搜索

当前位置:首页 > 电学 > 基本电子电路


copyright@ 2017-2020 zhuanlichaxun.net网站版权所有
经营许可证编号:粤ICP备2021068784号-1