智能可逆计数器.pdf

本发明涉及微处理器应用技术和脉冲数字电子电路技术。
    可逆计数器主要用于测量两路方向性计数脉冲（一路定义为正向，另一路定义为逆向）在一定时间间隔内的脉冲数差值。在现有技术中，广泛使用的可逆计数器一般由输入放大整形电路、可逆计数电路、译码驱动显示电路、时基电路和电源组成。其核心部份可逆计数电路是由触发器和门电路按可逆计数逻辑设计的（见美国专利US    Patent：754398）。这种类型的可逆计数器在原理上有一个根本的缺陷：由于可逆计数电路和可逆控制电路是分时进行正或者逆计数的，这样对于同时到达的计数脉冲（同相位信号），上述两个电路将无法工作。为克服这种缺陷，目前使用的一般可逆计数器，外部必须加一消对顶电路，以使可能同相位的信号人为地变成不同相位的信号。因而不仅给使用者增添了麻烦，同时也降低了可靠性和测量范围（如浙江永康仪表厂生产的T223和YK3533可逆计数器，其可逆计数频率仅为1MHz）。而且现有的可逆计数器都由小规模集成电路设计而成，体积大、功耗大、寿命短、易出故障、维修难，在使用上，还存在着使用范围过窄、不能与计算机相联实现自动测量的缺点。

    为解决上述问题，本发明提供了一种由微处理器控制整个可逆计数过程的、能实现直接对可能同时输入的脉冲进行可逆计数、自动测量、数据处理以及与计算机进行数据传输的新型可逆计数器。

    本发明是通过如下方式实现的：由于可逆计数的实质是测量两路输入脉冲的差值，因此本发明采用了一种新的可逆计数原理，即两路方向性的输入脉冲分别由两路独立的计数器进行计数，同一时间间隔内的计数值相减（用正计数值减逆计数值），其差值即为两路方向性电信号的可逆计数值。这样无需对输入信号进行方向判别，就可以对同相位信号直接进行可逆计数。根据上述原理，本发明采用了二个高速度、大容量的高频计数器分别对可逆计数的两路输入信号进行独立计数，同时采用微处理器来进行两路计数值地相减运算和不清零可逆计数，在每次计数终了时将两路独立计数器的计数值存贮起来，作为下次计数的初始值由微处理器在下次计数时扣除。这样即可实现不清零可逆计数，保持数据的真实性，同时微处理器将每次可逆计数值译码后送显示器显示，将可逆计数值送接口输送到外部计算机进行高级处理以及监督仪器内部各部份之间的协调工作。

    现结合附图祥细说明如下：参照图1，被测量的可逆计数电信号从输入端1、2输入，由开关转换及输入处理电路（参照图2）3进行放大整形，变成标准的TTL脉冲波，分别由高频计数器4、5计数，其一定时间内的计数值由数据锁存缓冲器6、7锁存缓冲，然后由微处理器（以下用CPU代替）14取出并相减（2-1），即得到特定时间间隔内的可逆计数值，其值由CPU译码后送到输入输出扫描控制电路16以扫描的形式将数码逐位译出，然后通过八位数字的驱动显示电路17驱动并显示测量数据。同时，其可逆计数值由CPU送到数据接口（参照图3）10，由外部计算机处理，众所周知，CPU要正常工作，必须有程序存贮器ROM12、随机数据存贮器RAM11、相应的控制逻辑电路（参照图4）15以及系统时钟即十分频及驱动电路20和10MHz温补晶振21协助CPU进行处理控制。10MHz温补晶振21由分频及驱动电路20十分频后，输出1MHz的系统时钟，同时，10MHz的时基信号由时钟输出/输入插座22输出（或者由此输入1MHz的标准时钟）。可逆计数的时间间隔是由定时电路13给出的，13是一种可编程的大规模计数/分频电路，可对测量时间任意定标。25为仪器内部的地址和控制总线，26为数据总线。计数器使用功能的选择是由六按键开关18经输入输出扫描电路16输入的，由CPU接受后可实现各种既定的测量功能。19为使用方便而设的报鸣电路。为实现对超高频信号进行频率计数、达到中等频率计的功能，本发明特设置了超高速十分频器9。其超高频计数信号由输入端B1输入，经开关转换到超高频放大电路8进行超高频放大，再由超高速十分频器9十分频后，送B通道的计数器4进行测量。23为同步触发测量时触发脉冲的输入端。整个仪器的供电由电源24提供，一路提供给输入电路和晶体振荡器，另一路提供给其余的数字系统。参照图2，为实现鉴相可逆剖⑽幌嗖睢⒄伎毡鹊炔饬抗δ埽痉⒚髟黾恿讼嘤Φ牡缏贰Ｋ郊嗫赡婕剖嵌粤铰菲德释耆嗤幌嗖煌氖淙胄藕牛穆肺幌喑埃ɑ蛘呗浜螅┚投阅穆沸藕沤锌赡婕剖皇橇铰返钠挡睢Ｊ淙胄藕臕、B分别由宽带放大整形电路38、39放大整形后输出标准的TTL波，经双刀双掷开关40切换，一般可逆计数时，SW1-1、SW1-2合上;而鉴相可逆计数时，SW2-1、SW2-2合上，将信号导入鉴相电路41-47。41、42、43为倒相器，44、45、46、47为D型触发器。鉴相主要由44、45完成，它是利用脉冲的下降沿进行相位比较，假设A的下降沿超前，则在B的下降沿出现时，A为低电位，经43反相后，使45的CLR端为高电平，而B的下降沿经41倒相后为上升沿，可触发45状态翻转，而A的上升沿到来后，其高电位经43反相后清除45的输出，使45的输出端Q输出一个宽度为两路脉冲位相差的一个脉冲，触发器44则由于A路脉冲的上升沿到来时，B路脉冲正为低电位，经41、42反相后为有效清零低电位，44无触发脉冲输出，此即鉴相过程。加入46与47是为了抑制噪声。鉴相后的信号经开关50、52和高速与门51、53、54输出。位相差和占空比是通过内部时钟48和开关49进行测量的，48为从温补晶振来的标准10MHzTTL波。触发器47的输出脉冲宽度为B路落后于A路信号的位相，此脉宽和10MHz经51相乘后，其输出脉冲数正比于位相差，由高频计数电路4测量其脉冲数，即可求出位相差。B路的占空比也可用同样的方法测量，输入脉冲由开关SW1-2导入，10MHz时钟经由开关49、与门51后，在54中与输入脉冲相乘，输出脉冲数由高频计数电路4测量。参照图2，为使直接可逆计数频率达到100MHz，本发明的计数电路4、5除前级55、56采用超高速小规模计数器外，57到62都采用了高速中规模集成电路。这样以较小的元件获得了大容量计数和使直接可逆计数频率达到100MHz。为实现与外部计算机相联达到自动测量的目的，参照图3，本发明设计了一种数据输出接口，并将其固定在仪器内部，使用简单方便。当CPU向接口（8位锁存器）65写入数据时，写信号64同时触发D型触发器68，清除D型触发器69，发出外部中断申请服务请求，当请求被外部计算机接受后，外部计算机通过发出读命令将接口数据取走，同时清除中断请求、触发69向仪器申请中断服务请求，以进行下一次数据输出。参照图4，控制逻辑电路由一个地址译码器和中断控制电路组成，由于在仪器内部，中断源很多，各源无优先权控制逻辑，因此根据不同使用功能和内部结构特点有目的地禁止某些中断源、而允许某一中断源中断，这样不仅电路简化，而且可避免CPU去处理不必要的中断。CPU必须处理的中断有：输入输出部份16发出的按键处理中断服务79;定时器13发出的定时中断服务81;外部触发23的同步测量中断服务80;接口数据输出中断服务70。对于上述四个中断，本发明是这样处理的：接口中断70直接进CPU的可屏中断输入端IRQ，而其它三个中断则由数字开关75、76、77控制，其输出78接CPU的非屏中断输入端NMI，而哪一路允许中断由数据锁存器74的输出Q1、Q2、Q3控制，Q4输出到报鸣电路19，经驱动后使喇叭报鸣。74的输入与内部数据总线72相联，数据由73处的写脉冲写入。具体哪路允许中断，由CPU根据需要控制。

    本发明的智能可逆计数器，具有如下的积极效果：

    1.不仅可进行一般可逆计数和频率测量，而且能进行鉴相可逆计数、位相差和占空比测量，尤其是能对同步信号直接进行可逆计数，而不用加消对顶电路。

    2.大大提高了可逆计数和频率计数的测量范围和测量精度，可逆计数频率可达100MHz，频率计数可达600MHz。

    3.可靠性高、体积小、成本低、功能广、使用方便，同时，实现了自动测量和处理。

    图1.智能可逆计数器实施例方框图。

    图2.输入及计数电路原理图。

    图3.数据接口原理图。

    图4.中断控制电路原理图。