用于半导体器件的缺陷调 查试验片的制造方法 本发明涉及半导体器件的缺陷检查，特别是涉及半导体器件缺陷调查用试验片的制造方法，该方法不分离包括缺陷处的芯片就可从晶片层作缺陷检查。
随着半导体器件的高度集成化，为使存储量尽可能大，使晶片的各层结构的发展趋向于三维复杂排列。与此同时也要求缺陷检查的观察点多元化。
现有技术的在多层构造的半导体器件衬底上形成的图形缺陷检验方法中，存在这样的问题，只能从上面观察或倾斜观察，难以作些分析。例如，在接触断开和整列不齐等的情况下，作为其缺陷的观察方法，其技术有背面蚀刻法(Backside etching)，即研磨衬底背面直至露出图形面，然后作腐蚀。根据该项技术，对晶片背面实施机械研磨，然后作化学处理，结果使图形显露。
在有关已有的背面蚀刻技术的实施例中，如图4A所示，首先模制在半导体衬底1上形成的图形层2地上部。
接着如图4B所示，将模制的试验片在其下面铺垫干净纸张或软布，再使模制层3向上放置在研磨机的旋转板4上固定好。
其后通过研磨机旋转板的转动，从衬底1背面研磨衬底1。进而把研磨的试验片浸渍在HNO3＋HF溶液中，当除去研磨时产生的残留物之后便形成图4C的用于测定图形层缺陷的试验片。
然而在已有的制造用于缺陷检查的试验片的方法中，因研磨率不均匀而使图形露出区域不规则，并且很窄小。所以不能正确把握缺陷位置，在多层结构中，由于不能设定下层开始露出的终止点，所以存在试验片制造失败率高的问题。此外，为磨至形成图形的层，必须全部磨掉衬底的硅层，所以极费时，很不合算。
如图4C所示，由于研磨率的非均匀性，既使在湿蚀刻之后，硅衬底的残留物5依然滞留在图形的表面，使图形显露不规则(图形随处露出的现象)，其缺陷缺点是不能寻找缺陷处的位置。
除上述问题外，还有在已有的方法中，必须切断包括缺陷处的芯片。即在不切断的晶片状态下，不可能只检查缺陷处。
因此本发明目的在于提供一种这样的半导体器件缺陷调查用试验片的制造方法，在半导体器件的缺陷调查中，不只是分离产生缺陷的该芯片，在晶片状态下能分析缺陷处。
根据本发明，半导体器件缺陷调查用试验片的制造方法包括以下工序：寻找晶片图形层上存在的缺陷处位置；使全部图形层形成感光膜；在不另外分离各芯片的晶片状态下，以包括缺陷处的芯片后面的一定位置为中心，作半球形研磨，直至在晶片前面留出孔；在研磨部位经腐蚀除去剩余硅残留物。
附图的简要说明
图1A～图1C是说明本发明实施例的缺陷调查用试验片制造方法的生产过程图；
图2是用电子显微镜拍摄的根据本发明制造的试验片照片；
图3是用电子显微镜拍摄的金属触点(メタルノンダクト)部分的照片；
图4A～图4C是说明已有实施例的缺陷调查用试验片的制造方法的生产过程。
下面参照附图说明最佳实施例。
图1是说明本发明半导体器件的缺陷调查用试验片制造方法的生产过程图。
首先，在第一阶段如图1A所示，寻找产生缺陷的芯片(ダイ)，用感光膜13对找到的芯片作涂层处理。接着在用于研磨的平板上铺垫软布或干净纸张14，再在其上以倒置状态设置在半导体衬底11上形成图形层12的晶片(ゥェ-ハ)10。软布或干净纸张14是为了防止晶片自重和在研磨时施加的重量的影响。
在第二阶段，如图1B所示，使晶片10固定在用于研磨的平板上，在上述状态下使用钻头15打这样的孔，以大致距离靠近缺陷处A，用上述定位的点为中心，研磨衬底11背面，研磨面表面一侧的直径大，越是靠近中心则直径越小。
研磨面以孔为中心，周边部位变薄，如图1C所示，缺陷处A位于研磨面的规定部分上。
在第3阶段，使用化学药品使存在于图形层12的缺陷图形显露出来。这时，图形的显露是从薄的孔边缘部开始的，为使图形显露至缺陷处的终止点设定因可用光学显微镜对晶片上面观察作检验，所以易于执行。
在上述化学蚀刻使图形显露的工艺中，可使用两种蚀刻液。其一是在硅衬底的粗腐蚀中所用的稀KOH溶液；其二是不损伤图形并使之显露而使用的完成处理用的HF＋HNO3＋CH3COOH混合溶液。
上述KOH液因有仅对晶片被研磨过的部位起反应的特性，所以设有磨削处理的部位完全无化学反应。但是只用该溶液显露图形时，因腐蚀率过高，所以会严重损伤图形，因此，在使图形露出时要用结束处理用的HF＋HNO3＋CH3COOH混合液。
另一方面，用于图形露出的蚀刻虽然最好利用如上所述溶液通过两次进行，但在粗腐蚀中使用KOH，而在精腐蚀中可使用替代上述HF＋HNO3＋CH3COOH混合液的其他适当溶液。并且，在粗腐蚀中使用替代KOH的其他适当溶液，在精腐蚀中可使用HF＋HNO3＋CH3COOH混合液。
将用上述方法制成的试验片放置在扫描电子显微镜上拍摄照片。图2的照片表示在研磨的区域中形成的DRAM单位元件中所产生的整列缺陷；图3的照片表示在任意元件的金属触点(メタルノンダクト)中产生的空隙缺陷。
图2照片的V字形图形可了解到，作为具有一个晶体管和一个电容器的单位元件在金属接触时存在非直线性；在图3的照片中可了解到，由于非直线性或其他原因在接触区域形成空隙用白色显示。
为了防止在置于上述扫描电子显微镜上观察以前的带电现象，除缺陷露出部位的晶片整个背面用铝箔覆盖。在覆盖上述铝箔时为保护图形，不除去感光膜地实施上述工艺。其后，为保护晶片图形、在用丙酮除掉整个晶片上覆盖着的感光膜状态下进行洗涤。
如上所述，在结构复杂的半导体器中产生的缺陷检查方面，只是从上面或斜向观察，难以做一些分析。比如不能观察图形底面状态；为分析一定的缺陷机理切断晶片时，不可能对在晶片中更深层的缺陷机理作统计分析。因此，如若应用本发明技术，可观察象接触断开、空隙和整列不良等在图形底面所产生的缺陷。即便分析后剩下的芯片等也能再用，其效果将会强化分析、降低材料成本。
这里尽管用图示和文字说明涉及特定实施例，但在本发明的权利要求范围内同行者可作出修正和变更。因此权利要求仅属于本发明的实质性思路和范围，这当然可理解为包括所有修正和变形。