半导体存储器件及其制造方法 本发明涉及一种如电可编程只读存储器(EPROM)和快速存储器等非易失性半导体存储器件，及其制造方法。
EPROM和快速存储器被认为是具有即使在关闭存储器件的工作电源时也不擦除存储在其中的数据的功能的非易失性存储器。特别是，由于快速存储器能在其中电写入数据并能电擦除写入的数据，所以它被广泛地用于磁性记录介质。
图1表示一例快速存储器。如图所示，形成其中具有防止穿通的P-阱17的P型基片1。在P型硅基片1的部分表面上形成隧道栅氧化膜3。在隧道栅氧化膜3上形成层状结构，该层状结构包含：形成在隧道栅氧化膜3上由注入如磷等杂质的多晶硅构成的浮栅4、由氧化膜/氮化膜/氧化膜层状结构构成的层间栅绝缘膜5、和具有由多晶硅和难熔金属硅化物组成的多晶硅-硅化物结构(polycide structure)的控制栅6。
在P-阱17中，分别形成作为源和漏区的重掺杂N+扩散层区10a和10b。源区10a由其下的轻掺杂N-扩散层区8所包围。上述层状结构包含层4、5和6，并且在硅基片1的表面为热氧化膜7所覆盖，其上淀积有含磷和硼的层间绝缘膜11。穿通层间绝缘膜11和热氧化膜7形成接触孔12，该孔到达硅基片1的表面。在层间绝缘层11的上面淀积由如铝等金属构成地布线13，并由此填充接触孔12。
在如图1所示的快速存储器中，当将数据写入快速存储器时，在源区和漏区10a和10b间加高电压，由此使热电子进入浮栅4。这样，已被提供了热电子的浮栅4便可具有不同于没有被提供热电子的存储器的阈值电压。由此可以通过给存储器加基准电压并检测存储器导电与否来读出数据。
当擦除存储在快速存储器中的数据时，在连接到所有存储器的源线上加高电压，由此利用Fowler-Nordheim(F-N)隧道效应来去除存在于浮栅4中的电子。这样，上述阈值电压便恢复到初始电压。
如上所述，常规半导体存储器件擦除数据是利用F-N隧道效应通过在浮栅4和N+扩散层区或源区10a的重叠区中的薄隧道栅氧化膜3去除电子的。但是，如果制造隧随栅氧化膜3有离散性，可能会发生过量擦除。下面将更详细地解释。当完全擦除存储于高容量存储单元中的数据时，均匀地给所有存储单元加高电压。但是，如果由于制造离散使每一存储单元的隧道栅氧化膜3有不同的厚度，那么电子会过量移出具有薄栅氧化膜的存储单元中的浮栅。这样，这种存储单元具有和正确阈值电压完全不同的阈值电压。因此，当从经过数据擦除的存储单元中读数据时，可能会由于不正确的阈值电压导致错读。
为解决这一问题，1992年12月10日公布的日本特许公开平4-356797中建议了一种方法，该方法是将大容量阵列分成几个块并且每一块分享一条源线。通过选择某一源线来进行任一块的数据擦除操作，这样减少欲擦除单元的数量，并由此减少数据擦除中的离散性。
但是，为了实现上述方法，需要给半导体存储器件提供用来对任一块进行数据擦除的布线和/或控制电路。这样，不可避免地增加外围电路的负载，并增加半导体存储器件的芯片面积。
本发明的目的是提供一种半导体存储器件及其制造方法，无论半导体存储器件的沟道氧化膜的厚度的离散与否也能克服上述过量擦除问题。
本发明的一个方案提供一种半导体存储器件，该器件包括：包含第二导电类型的源区漏区的第一导电类型的半导体基片，和所形成的包围源区的第二导电类型的轻掺杂区；形成在半导体基片上的浮栅；和形成在浮栅上的控制栅，其特征为形成第一导电类型的重掺杂区以便至少包围漏区，并至少和浮栅下的轻掺杂区部分重叠。
例如，上述半导体存储器件可以构成非易失性存储单元。
重掺杂区可以整个地形成在半导体基片中。即，可以在源区和漏区及浮栅的下面连续地形成重掺杂区。最好是重掺杂区具有5×1016cm-3以上的杂质浓度。
另一方案提供一种制造半导体存储器件的方法，该方法包括下列步骤：(a)形成隧道栅氧化膜，在隧道栅氧化膜上形成浮栅，在隧道栅氧化膜上形成氧化膜，及在具有第一导电类型的半导体基片上的器件形成区中的氧化膜上形成控制栅，(b)通过向将作为源区的区域A中注入第二导电类型的杂质来形成具有第二导电类型的轻掺杂区，以便至少使第二导电类型的杂质的一部分扩散到隧道栅氧化膜下，(c)通过向将作为漏区的区域B中注入第一导电类型的杂质来形成具有第一导电类型的重掺杂区，以便至少使第一导电类型的杂质的一部分扩散到隧道栅氧化膜下，并和轻掺杂区重叠，和(d)通过向区域A和B中重注入第二导电类型的杂质来形成具有第二导电类型的源区和漏区。
还提供一种制造半导体存储器件的方法，包括下列步骤：(a)至少在具有第一导电类型的半导体基片的器件形成区中形成具有第一导电类型的重掺杂区，(b)形成隧道栅氧化膜，在隧道栅氧化膜上形成浮栅，在隧道栅氧化膜上形成氧化膜，在半导体基片的器件形成区中的氧化膜上形成控制栅，(c)通过向将作为源区的区域A中注入第二导电类型的杂质来形成具有第二导电类型的轻掺杂区，以便至少使第二导电类型的杂质的一部分扩散到隧道栅氧化膜下，(d)通过分别向区域A和将作为漏区的区域中重注入第二导电类型的杂质来形成具有第二导电类型的源区和漏区。
在上述半导体存储器件及其制造方法中，较好是，第一导电类型的为p型，第二导电类型的为n型。但是，应该注意，第一导电类型的可以是n型，第二导电类型的可以是p型。
在上述方法中，按顺序进行步骤(a)到(d)，但是应该注意可以在步骤(d)之后进行步骤(b)，在这种情况下，按(a)、(c)、(d)、(b)的顺序进行各步骤。即，可以在栅氧化膜和栅形成之前，在第一导电类型的半导体基片中形成第二导电类型的重掺杂区。
如上所述，包围源区的第二导电类型的轻掺杂区同时与至少包围漏区的第一导电类型的重掺杂区只在浮栅下面重叠。这样，由于增加了通过F-N隧道效应擦除数据时浮栅的电势，在第二导电类型的轻掺杂区和第一导电类型的重掺杂区的重叠区中发生击穿，因此在重叠区中产生的热载流子或热电子进入浮栅。由此可能会导致阈值电压的减小。这样，便可以防止由于隧道栅氧化膜的厚度离散引起的过擦除，由此防止误读。因此，可以提高半导体存储器件的读数据的可靠性及生产成品率。
图1是常规半导体存储器件的剖面图。
图2是根据本发明的第一实施例制造的半导体存储器件的剖面图。
图3A到3G是表示图2所示的半导体存储器件的制造方法的各步骤的剖面图。
图4是表示常规半导体存储器件和根据本发明制造的半导体存储器件中擦除数据所需要的时间与阈值电压的关系的图。
图5是根据本发明的第二实施例制造的半导体存储器件的剖面图。
图6A到6F是表示图5所示的半导体存储器件的制造方法的各步骤的剖面图。
下面参照图2说明第一实施例。如图所示，在p型硅基片1的部分表面上形成厚约100埃的隧道栅氧化膜3。在隧道栅氧化膜上形成层状结构，该层状结构包含：由注入如磷等杂质的多晶硅构成的厚为1000埃到3000埃的浮栅4、由氧化膜/氮化膜/氧化膜层状结构构成的厚约250埃的层间栅绝缘膜5、和具有由多晶硅和难熔金属硅化物组成的多晶硅-硅化物结构(polycide structure)的厚为2000埃到4000埃的控制栅6。
在p型硅基片1中，分别形成作为源区和漏区的重掺杂N+扩散层区10a和10b。N+扩散层区或源区10a由其下的轻掺杂N-扩散层区8包围，而N+扩散层区或漏区10b由其下的重掺杂P+扩散层区9包围。重掺杂P+扩散层区9的杂质浓度为5×1016cm-3以上。轻掺杂N-扩散层区8和重掺杂P+扩散层区9在隧道栅氧化膜3下面至少部分地重叠。
包含层4、5和6的上述层状结构和在硅基片1的表面被热氧化膜7覆盖，热氧化膜7上淀积有含磷和硼的层间绝缘膜11。穿过层间绝缘膜11和热氧化膜7形成接触孔12，该孔到达硅基片1的表面。在内绝缘层11的上面淀积如铝等金属13，并由此填充接触孔12。淀积的金属13为电连接的布线。
下面参照图3A到3G说明图2所示的半导体存储器件的制造方法。首先，如图3A所示，在p型硅基片1上形成由氧化硅膜构成的厚为3000埃到8000埃的场氧化膜2以使将在其中形成单元存储器的各区彼此隔离。然后，如图3B所示，在由场氧化膜2隔离的一个区域中形成作为隧道栅氧化膜3的厚为80埃到150埃的热氧化膜。然后，用化学汽相淀积(CVD)在隧道栅氧化膜3和场氧化膜2上淀积厚1000埃到3000埃的多晶硅膜4。随后，通过离子注入或热扩散工艺将如磷等杂质以1×1014到1×1015cm-2的剂量注入到多晶膜硅4中。然后将多晶硅膜4形成所希望的图形，由此形成多晶硅布线。
然后，如图3C所示，在图形化的多晶硅膜4和场氧化膜2的上面形成层间栅绝缘膜5。层间栅绝缘膜5有100埃到300埃的厚度，并由氧化膜/氮化膜/氧化膜的层状结构构成。可以形成作为层间栅绝缘膜5的热氧化膜代替层状结构膜。然后用CVD在层间栅绝缘膜5上淀积厚2000埃到4000埃的多晶硅膜6。再后，通过离子注入或热扩散工艺将如磷等杂质以1×1014到1×1016cm-2的剂量注入到多晶膜硅6中，可以形成包含多晶硅膜和如硅化钨(WSi)膜等难熔金属硅化物膜的层状结构来代替多晶硅膜6。随后，在多晶硅膜6上形成具有将要成为栅图形的光致抗蚀剂掩模14。
然后，如图3D所示，用光致抗蚀剂掩模14对多晶硅膜6、栅内绝缘膜5、多晶硅膜4进行选择性各向异性刻蚀，从而使底层的浮栅4和上层的控制栅6形成所希望的图形。去除光致抗蚀剂掩模14后，在整个制品上淀积氧化硅膜构成的热氧化膜7。然后用光刻技术，形成光致抗蚀剂掩模15暴露比源扩散层大的区域15a，随后，用光致抗蚀剂掩模15以1×1014到1×1015cm-2的剂量将如磷等杂质注入到硅基片1的区域15a。
去除光致抗蚀剂掩模15后，进行900℃到1100℃的高温处理，激活注入到硅基片1的区域15a的磷，使磷扩散到浮栅4的下面。这样，如图3E所示，形成了轻掺杂N-扩散层区8。然后用光刻技术，形成光致抗蚀剂掩模16，暴露比漏扩散层大的区域16a，随后，用光致抗蚀剂掩模16以5×1013到5×1014cm-2的剂量将如硼等杂质注入到硅基片1的区域16a。
去除光致抗蚀剂掩模16后，进行热处理以激活硼。这样，如图3F所示，形成了重掺杂P+扩散层区9。如前面参照图2的说明，P+扩散层区9具有5×1016cm-3的杂质浓度，P+扩散层区9刚好扩散到浮栅4的下面，使P+扩散层区9和轻掺杂N-扩散层区8重叠。此后，将如砷等杂质注入到制品中。然后，进行850℃到950℃的热处理以激活砷。结果，如图3G所示，形成了N+扩散区或源区10a和N+扩散层区或漏区10b。
然后，用CVD在所得制品上淀积由含硼和磷的二氧化硅膜构成的栅内绝缘层11。用光刻技术穿过栅内绝缘层11形成接触孔12。然后，在所得制品上蒸发铝，并选择腐蚀形成将作金属布线13的所需图形。这样，便完成了如图2所示的半导体存储器件。
在根据本发明第一实施例制造的半导体存储器件中，形成在N+扩散层区或源区10a下面的N-扩散层区8和形成在N+扩散层区或漏区10b下面的P+扩散层区9，仅在存储单元的浮栅4下面的部分重叠，即仅在隧道栅氧化膜3的下面重叠。这样，当给N+扩散层区或源区10a施加高压具体约12V来擦除数据时，在源区10a和浮栅4的重叠区域，存储在浮栅上的负电荷或电子通过F-N沟道效应沿隧道栅氧化膜3移动进N+扩散层区或源区10a。
但是，如上所述的擦除操作过程，浮栅4变得有比初始电势更高的电势。这样在N_扩散层区8和P+扩散层区9的重叠区域发生击穿，从而产生热载流子这里是热电子并进入浮栅4。因此，即使数据擦除时间变长，数据擦除后阈值电压会自动减少；图4表示在常规半导体存储器件和根据本发明制造的半导体存储器件中数据擦除所需时间与阈值电压的关系。在常规半导体存储器件中，阈值电压随数据擦除时间延续而降低，而在根据本发明制造的半导体存储器件中，当阈值电压达到减少阈值电压后，阈值电压几乎保持在减少阈值电压不变。
因此，通过连续进行擦除数据操作一段时间所有高容量存储单元的阈值电压都收敛到一固定电压，直到阈值电压自动减少。由于擦除数据后得到的减少阈值电压依赖存储单元的容量比，所以可以通过优化容量比来控制自减少阈值电压。容量比定义为浮栅4和控制栅6的重叠面积的函数。自动减少阈值电压也随浮栅电压而改变。这样，在每个存储单元数据擦除后得到的阈值电压不受隧道栅氧化膜厚度离散的影响。因此，可以防止误读。
另外，不再需要进行检验操作即对数据已擦除单元的阈值电压的调整操作，因此可提高擦除速率。而且，和具有分成几个块单元的常规存储器件相比，还可减轻加在外围电路上的负载。因此，可以减小外围电路的尺寸。
图5表示根据本发明第二实施例制造的半导体存储器件。和图2所示的第一实施例相同或相似的部件用相同的数字表示。和第一实施例不同，根据第二实施例的半导体存储器件中形成P+扩散层区18，以使该层不仅在N+扩散层区或漏区10b下面，而且在N+扩散层区或源区10a的下面，换句话说，它形成在整个P形半导体基片1上。因此，N-扩散层区8整个重叠在置于浮栅4和隧道栅氧化膜3下面的P+扩散层区18的部分。
下面将参照6A到6F解释图5所示的半导体存储器件的制造方法。首先，如图6A所示，在P形硅基片1上形成由氧化硅膜构成的厚度为3000埃到8000埃的场氧化膜2以使将要在其中形成存储单元的各区彼此绝缘。然后，以1×1013到1×1014cm-2的剂量将硼等杂质注入到硅基片1中。再后，热处理硅基片1，在硅基片1的表面的一个隔离区形成P+扩散层区18，如图6B所示。然后，在隔离区内形成厚度为80埃到150埃的热氧化膜。该热氧化膜对应隧道栅氧化膜3。随后，用化学汽相淀积(CVD)在隧道栅氧化膜3和场氧化膜2上淀积厚度为1000埃到3000埃的多晶硅膜4。然后，用离子注入或热扩散工艺以1×1014到1×1015cm-2的剂量将如磷等杂质注入到多晶硅膜4中。然后将多晶硅膜4形成所需图形，从而形成多晶硅布线，如图6B所示。
然后，如图6C所示，在图形化的多晶硅膜4和场氧化膜2上形成层间栅绝缘膜5。层间栅绝缘膜5具有100埃到300埃的厚度，并由氧化膜/氮化膜/氧化膜的层状结构构成。可以形成热氧化膜作为层间栅氧化膜5来代替层状结构膜。然后，用CVD在层间栅绝缘膜5上淀积厚度为2000埃到4000埃的多晶硅膜6。然后，用离子注入或热扩散工艺以1×1014到1×1016cm-2的剂量将如磷等杂质注入到多晶硅膜6中。和第一实施例相似，可以形成包括多晶硅膜和如硅化钨(WSi)膜等难熔金属硅化物膜的层状结构代替多晶硅膜6。然后，在多晶硅膜6上形成有将形成栅的图形的光致抗蚀剂掩模14。
然后，如图6D所示，用光致抗蚀剂掩模14选择地各向异性地腐蚀多晶硅膜6、层间栅绝缘膜5、和多晶硅膜4，从而使底层的浮栅4和上层的控制栅6形成所需的图形。去除光致抗蚀剂掩模14后，在整个制品上淀积由氧化硅膜构成的热氧化膜7。然后用光刻技术，形成光致抗蚀剂掩模15，以便暴露比源扩散层大的区域15a，随后，用光致抗蚀剂掩模15以1×1014到1×1015cm-2的剂量将如磷等杂质注入到硅基片1的区域15a。
去除光致抗蚀剂掩模15后，进行900℃到1100℃的高温处理，从而激活注入到硅基片1的区域15a的磷杂质，以使磷扩散到浮栅4的下面。这样，如图6E所示，形成轻掺杂N_扩散层区8。再后，向制品中注入砷等杂质。然后，进行850℃到950℃的热处理以激活砷。由此，如图6F所示，形成N+扩散层区或源区10a和N+扩散层区或漏区10b。
然后，用CVD在所得制品上淀积由含硼和磷的二氧化硅膜构成的层间绝缘层11。用光刻技术穿过层间绝缘层11形成接触孔12。然后，在所得制品上蒸发铝，并进行选择腐蚀形成将作金属布线13的所需图形。这样，便完成了如图5所示的半导体存储器件。
和第一实施例相似，在根据本发明第二实施例制造的半导体存储器件中，形成在N+扩散层区或源区10a下面的N_扩散层区8与P+扩散层区18仅在浮栅4的下面部分重叠，即在隧道栅氧化膜3的下面重叠。这样，当给N+扩散层区或源区10a施加具体约12V的高压来擦除数据时，在源区10a与浮栅4的重叠区域，存储在浮栅4中的负电荷或电子利用F-N沟道效应通过隧道栅氧化膜3移动进N+扩散怪区或源区10a。由此，完成数据擦除。由于如上所述的擦除操作过程，浮栅4变得有比初始电势高的电势。这样在N_扩散层区8与P+扩散层区18的重叠区域发生击穿，由此所产生的热载流子这里是热电子进入浮栅4。因此，即使数据擦除时间变长，数据擦除后阈值电压也能自动减少。因此，经过连续进行数据擦除一段时间所有高容量存储单元的阈值电压减少固定电压，直到阈值电压自动减少后为止。
在第二实施例中不需要进行光刻来形成P+扩散层区9，P+扩散层区9的形成不受单元栅形状的影响。这样，和第一实施例相比，可均匀地形成P+扩散层区，并由此提高生产成品率。
尽管在上述两个实施例中使用特定的导电类型，但应注意可同N型和P型分别替代P型和N型。这种替代具有与上述实施例中相同的优点。