终点检测方法和装置 本发明涉及半导体器件的设计和生产。更详细地说，本发明涉及在金属熔丝生产中用来检测蚀刻终点的改进的技术。
有大量集成电路应用需要某种用来存储信息的可编程存储器。在集成电路芯片上可编程地存储数据的通用方法是设计所谓“金属熔丝”。金属熔丝一般是由在硅晶片的介电层上制备的已存在的金属化层构图形成的。作为例子，在介电层上淀积金属化层之后，利用旋涂方法在金属化层上面涂上光刻胶。
然后借助用来把所需图案转移到光刻胶层上的掩模母版分步曝光装置使光刻胶层形成图案。一旦形成图案(即经过曝光和显影)，那么光刻胶构成掩模，在仍然覆盖金属化层其余部分的同时，暴露下面金属化层的某些区域。其次，进行蚀刻作业，以便除去没有光刻胶的金属化层的部分。此时，已使金属化层形成图案，以便确定象互连线和金属熔丝结构之类的任意数量的图形。然后用介电层覆盖金属化层，并把引线通孔(TV,terminal via)蚀刻到接近金属熔丝结构的地方。但是，在金属熔丝技术中，有一个总的要求，即在金属熔丝结构上面保留一定厚度的介电层，以确保适当的功能性。
蚀刻引线通孔的共同问题就是覆盖金属熔丝结构地介电材料的量在厚度上变化，它取决于所采用的沉积技术的类型，邻接的图形的位置以及使之形成图案的晶片区域。因此，必须改变计时蚀刻过程，以使把这些和其它因素考虑进去。可惜，在形成引线通孔中的这些变化可能会表现为显著降低生产率以及被损害的金属熔丝结构。也就是说，如果引线通孔蚀刻作业除去过多的覆盖的电介质，或蚀刻到金属化层，金属熔丝结构可能会受到太大损害，以致不能达到预期的目的。
考虑到这点，图1展示具有在其上面制作的许多层的半导体晶片100的剖面图。如图所示，在半导体晶片100上面通常沉积介电层102到这样的厚度，使得在整个半导体晶片100上形成的任一有源器件充分绝缘。在沉积了介电层102之后，在介电层102上面形成金属化层，并按上述方法形成图案，以便形成金属化图形(metallized feature)104。
在这个例子中，以可编程序以便存储位数据或者互连器件的金属熔丝结构的形式制成金属化图形104，在下一步，在金属化图形104以及整个半导体晶片上的其它图形上面沉积氧化层106。如上所述，在金属化图形104上面保留氧化层的量，例如，到台面120是一个共同要求，以便能实现适当的编程设计。在一般情况下，保留的氧化层台面120应在大约1000埃到3000埃的范围内。
当然，如果下面的金属化图形104(它可能是金属熔丝结构)被暴露出来，由于不能通过蚀刻作业控制在变化着的氧化层厚度上面的沟槽，金属熔丝结构的编程完整性将受到损害。尽管熔丝设计者一般实行计时蚀刻技术，但时间参数随氧化层厚度而变化。因此，在进行引线通孔蚀刻时，定时技术将往往不能准确地测定所需的终点。
鉴于上述情况，需要一种在金属熔丝结构中形成引线通孔而又不致于过度蚀刻覆盖的氧化层材料的方法和装置。还需要能改善下面的金属化层中的应力迁移问题的金属熔丝结构。
概括地说，通过提供一种在具有变化的氧化层厚度的器件中改进在金属熔丝结构上面形成引线通孔过程的方法和装置，本发明满足了这些需求。在更进一步的实施例中，在同时改善应力迁移问题的时候，公开了一种在形成引线通孔的过程中测定蚀刻终点的方法。应该理解，可用多种方法实现本发明，包括作为处理过程，装置，系统，器件或方法。下面描述了本发明的几个发明的实施例。
在一个实施例中，公开了一种在熔丝结构中形成引线通孔的方法。该方法包括由金属化层形成熔丝结构。在由金属化层形成的熔丝结构上面沉积HDP氧化物的底部氧化层。在底部氧化层上面沉积掺杂氧化层。在掺杂氧化层上面沉积顶部氧化层。蚀刻穿过顶部氧化层。当开始蚀刻掺杂的氧化层时，检测出放出的掺杂物质的增加的含量。该方法进一步包括在检测出掺杂物质增加的含量时终止蚀刻。其中在由金属化层形成的熔丝结构上面至少保留了底部氧化层。
在另一个实施例中，公开了一种金属熔丝结构。该结构包括由金属化层构图形成的熔丝结构。底部氧化层位于熔丝结构上面，底部氧化层具有大约500埃到大约2000埃的厚度。蚀刻停止信号层位于底部氧化层上面。顶部氧化层位于蚀刻停止信号层上面。该结构还包括通过位于熔丝结构上面的顶部氧化层所确定的引线通孔。其中引线通孔没有超过蚀刻停止层，位于熔丝结构上面的底部氧化层保留着。
在另一个实施例中，公开了一种金属熔丝结构。该结构包括从金属化层构图形成的熔丝结构。底部氧化层位于熔丝结构上面，底部氧化层具有大约500埃到大约2000埃的厚度。旋涂玻璃(SOG,spin-on-glass)蚀刻停止层位于底部氧化层上面。顶部氧化层位于旋涂玻璃蚀刻停止层上面。该结构还包括通过位于熔丝结构上面的顶部氧化层所确定的引线通孔，使得引线通孔没有超过旋涂玻璃蚀刻停止层，而位于熔丝结构上面的底部氧化层保留着。
有利的是，当金属熔丝结构在引线通孔上面保留足够量的氧化层时，金属熔丝结构在许多应用中将工作得好得多，这些应用可能包括动态随机存取存储器器件中的单元置换，把位数据或微代码编程到芯片上，等等。因此，在引线通孔上面保留所需的氧化层量的组合能力(与氧化层的变化无关)以及在金属间的介电层中引用较少压缩的材料将改进熔丝性能并减少下面的金属化图形中的应力迁移。与通过实例说明本发明原理的附图结合在一起，从下面的详细说明中本发明的其它方面和优点将变得明显。
通过下面结构的附图的详细说明，将能容易地理解本发明，在附图中相同的参考数字表示相同的结构元件，其中：
图1展示半导体晶片的剖面图，该晶片具有过度蚀刻到下面的金属熔丝金属化层的引线通孔；
图2展示半导体晶片的剖面图，该晶片具有根据本发明的一个实施例沉积在其上面的第一氧化层；
图3展示根据本发明的一个实施例在第一氧化层和金属化层上面沉积高密度等离子体(HDP)氧化层之后的图2的剖面图；
图4是根据本发明的一个实施例，在HDP氧化层上面沉积氟(F)掺杂HDP氧化层之后，图3的半导体晶片的剖面图；
图5展示根据本发明的一个实施例在氟掺杂HDP氧化层上面沉积另一个HDP氧化层之后的图4的半导体晶片的剖面图；
图6展示根据本发明的一个实施例在沉积另一个氧化层并继之以CMP处理过程之后的图5的半导体晶片的剖面图；
图7A一7C展示根据本发明的几个实施例在完成蚀刻作业以便打开通过覆盖在金属熔丝结构上面的氧化层和HDP氧化层的引线通孔之后的半导体晶片的剖面图。
本发明涉及供集成电路(IC)之用的引线通孔的形成过程。这类集成电路包括，例如，随机存取存储器(RAM)，动态RAM(DRAM)，同步DRAM(SDRAM)，只读存储器(ROM)。其它集成电路，例如专用集成电路(ASIC)，合并DRAM逻辑电路(嵌入DRAM)，或其它逻辑电路，也都是可用的。
一般说来，在晶片上同时形成许多集成电路。在完成处理之后，切割晶片，以便把集成电路分成单独的芯片。然后封装芯片，结果形成在，例如，消费产品中使用的最终产品，例如计算机系统，蜂窝电话，个人数字助理(PDA)，以及其它电子产品。
根据本发明，公开了一种在具有变化的氧化层厚度的器件中在金属熔丝结构上面形成引线通孔的改进的工艺过程。在另一个实施例中，还公开了在把自应力消除元件引入多级中间电介质处理过程的同时，测定在形成引线通孔过程中到达蚀刻终点的方法。在下面的说明中，陈述了许多具体细节，以便充分理解本发明。但是，本领域的技术人员将会理解，没有某些或者所有这些具体细节，也可实践本发明。在其它情况下，没有详细描述众所周知的过程作业，以便不致不必要地使本发明黯然失色。
图2展示半导体晶片200的剖面图，该晶片具有根据本发明的一个实施例在其上面沉积的第一氧化层202。一般地说，利用把氧化物材料沉积到所需程度的通用的化学汽相沉积(CVD)方法来沉积第一氧化层202。在沉积之后，利用任一技术，包括产生大致上平的氧化层表面的通用的化学机械抛光(CMP)技术，可使第一氧化层202成为平面，在完成CMP作业之后，利用任一通用的金属沉积技术，例如溅射或类似技术，把金属化材料均厚沉积到第一氧化层202上面。然后利用能在金属化层204上面形成图形204a和204b的光刻胶掩模(未表示)，使金属化材料形成图案。
图3展示在第一氧化层202和金属化层204上面沉积高密度等离子体(HDP)氧化层302之后的图2的剖面图。正如本领域众所周知的那样，HDP氧化层是用于金属间电介质应用的最佳间隙充填方式之一。在一个实施例中，把HDP氧化层302沉积到大约500埃到大约5000埃的厚度，更好是在大约1000埃和3000埃之间，最好是沉积到大约2000埃的厚度。能够理解，通过施加HDP氧化层302，在紧密地形成图案的金属化图形204a之间出现良好的保形间隙填充物(conformal gap filling)。
图4是在HDP氧化层302上面沉积氟(F)掺杂HDP氧化层402之后，图3的半导体晶片200的剖面图。总的来说，氟掺杂HDP氧化层402具有拉应力或者比非掺杂HDP氧化层至少少一个数量级的压缩性。因此，氟掺杂物对于在金属化层204上面形成的金属间介电层来说将起到内在的应力消除作用。在一个实施例中，最好把氟掺杂HDP氧化层402沉积到大约100埃和大约2000埃之间的厚度，更为可取的是300埃到1000埃之间，最可取的是大约500埃。此外，氟掺杂HDP氧化层402中氟的浓度在大约2％(重量)到大约20％(重量)之间，更可取的是在大约3％(重量)到大约8％(重量)之间，最可取的是大约5％(重量)。应该理解，尽管层402为沉积的HDP型氧化物，但是也可按上述浓度的掺杂材料，沉积其它氧化物，例如CVD氧化物和PECVD氧化物。
图5展示在氟掺杂HDP氧化层402上面沉积另一层HDP氧化层502之后的图4的半导体晶片的剖面图。通常，把HDP氧化层502沉积到约500埃和约5000埃之间的厚度，更为可取的是大约1000埃和大约3000埃之间，最可取的是约1500埃。在把HDP氧化层502沉积到适当厚度之后，进行硅烷(SiH4)氧化物化学汽相淀积(CVD)，以便淀积如图6所示的氧化层602。最好把氧化层602淀积到大约3000埃和大约10,000埃之间的厚度，更为可取的是在大约4000埃和7500埃之间，最可取的是大约6500埃。在淀积之后，使氧化层602经受化学机械抛光(CMP)，以便把氧化层602的顶面做成平面，使得能够进一步处理，例如淀积附加的金属化层并使之形成图案。
图7A展示在进行蚀刻作业，以便打开通过氧化层602和HDP氧化层502的引线通孔(TV)之后，图6的半导体晶片的剖面图。在这个实施例中，当蚀刻遇到氟掺杂HDP氧化层402中的点702时，氟掺杂的HDP氧化层402正好适合于产生蚀刻停止信号704。作为例子，氟掺杂HDP氧化层402中的氟物质正好适合于在蚀刻过程中提供表明蚀刻应该停止的可检测到的信号，使得在金属化图形204b(即金属熔丝结构)上面保留所需厚度的氧化层。除了提供良好的蚀刻停止信号之外，氟掺杂HDP氧化层402还显著改善金属化层204的应力迁移。因此，各个金属间介电(IMD)层302,402,502和602由于具有比未掺杂的HDP氧化物材料更小的压缩应力也得到好处。所以，呈增加了的氟原子形式的蚀刻停止信号704将表明在引线通孔(TV)内部已经到达点702。
在一个实施例中，最好采用干式等离子体蚀刻作业以形成引线通孔。作为例子，在应用材料MxP+室中通过采用O2/CHF4或CF4/Ar化学物质进行干蚀刻。在下面的表A和表B中分别表示采用每种化学物质的示范性方法。示范性蚀刻化学物质 表A O2/CHF3 蚀刻工具：应用材料MxP+射频功率(瓦)流率压力温度优选范围100到3500 0-100 sccms O20-100sccmsCHF35到1000毫乇0℃到1000℃更优选范围500到1500 0-30 sccms O25-20sccmsCHF320到120毫乇5℃到30℃最优选范围1000 0 sccms O310sccmsCHF340毫乇15℃示范性蚀刻化学物质 表B 蚀刻工具：应用材料MxP+射频功率(瓦)流率压力温度优选范围100到35000-200sccmsCF40-300sccmsAr5到1000毫乇0℃到1000℃更优选范围500到150040-80sccmsCF450-200sccmsCHF320到120毫乇5℃到30℃最优选范围100060sccmsCF4100sccmsCHF340毫乇15℃
图7B表示根据本发明的一个可能的实施例的半导体晶片200的剖面图。在这个实施例中，用磷(P)掺杂的HDP氧化层712代替氟掺杂HDP氧化层402。最好把磷掺杂HDP氧化层712沉积到大约100埃和大约2000埃之间的厚度，更为可取的是在大约300埃和大约1000埃之间，最可取的是大约500埃。磷的浓度最好选择在大约3％和大约20％的重量之间，更可取的是在大约6％和大约12％的重量之间，最可取的是大约9％(重量)。正如图7A的前一个例子那样，当在引线通孔(TV)内部的点702蚀刻开始进入层712时，磷掺杂HDP氧化层712提供良好的蚀刻停止信号714。通常，蚀刻停止信号将表现为在等离子体蚀刻室内部增加检测到的磷原子的形式。尽管层712为沉积的HDP型氧化物，但也可按上述浓度沉积其它氧化物，例如CVD氧化物和PECVD氧化物作为掺杂材料。
图7C表示根据本发明的另一个可能的实施例的半导体晶片200的剖面图。在这个实施例中，用旋涂玻璃(SOG)上的拉应力层722取代磷(P)掺杂HDP氧化层712。拉应力SOG层722最好是可从加利福尼亚州Sunnyvale市的Allied Signal公司买到的有机SOG，从密歇根州Aubum市的Dow Corning公司买到的有机SOG，或其它具有拉应力或具有比纯HDP氧化物材料更小的压缩应力的任何SOG材料。
在这个实施例中，最好把拉应力SOG层722沉积到大约100埃和大约2000埃之间的厚度，更为可取的是在大约300埃和大约1000埃之间，最可取的是大约500埃。在涂到所需厚度之后，在沉积HDP氧化层502之前固化拉应力SOG层。就象在前面的图7A和7B的例子中那样，当进行有选择等离子体蚀刻作业时，在引线通孔(TV)形成过程中，拉应力SOG层722提供了良好的蚀刻停止物理屏障。
也就是说，拉应力SOG层722既可用来减小金属间介电层(即层302，502和602)的压缩应力，又可提供良好的物理的蚀刻停止。有利的是，物理的蚀刻停止将确保在金属熔丝结构(例如，可从金属化层204形成图案的结构上面保留至少大约500埃和大约5000埃之间的氧化层，更为可取的是在大约1000埃和3000埃之间，最可取的是大约2000埃的氧化层。
尽管为了理解清楚起见，已经相当详细地描述了上述发明，将显而易见的是，在后附的权利要求书范围内可实现某些改变和修改。因此，应该把这些实施例看做说明性的，而不是限制性的，不应把该发明局限于在这里给出的细节，而是可在后附的权利要求书的范围和等价物之内予以改变。