具有稳定输出的讯号调变装置.pdf

具有稳定输出的讯号调变装置
    本发明涉及一种具有稳定输出的讯号调变装置，特别是一种运用于计数式模拟/数字转换器或轨迹式模拟/数字转换器中，使输出讯号稳定而不发生振荡的讯号调变装置。

    一般在使用模拟/数字转换器的讯号调变装置时，特别是指计数式或轨迹式的的模拟/数字转换器而言，该转换器内部大多设有一比较器及一数字/模似转换器。图1所示为一常用的轨迹式模拟/数字转换器，主要包括一比较器1、一上/下计数器2及一数字/模拟转换器3等，其中该比较器1的非反向输入端连接一输入模拟讯号(VIN)，而反向输入端则连接该数字/模拟转换器3所输出的模拟讯号(VDAC)，之后该比较器1再输出一上升/下降讯号(VCME)而连接于上/下计数器2，该上/下计数器2另连接有时钟讯号(clock)，可将上升/下降讯号(VCMP)加以计数而产生数字讯号输出，该数字讯号输出再与数字/模拟转换器3相连接。关于数字/模拟转换器3的电路请参阅图2，图2为常用的阶梯式数字/模拟转换器，为一般计数式及轨迹式模拟/数字转换器中所广泛使用，该阶梯式数字/模拟转换器借由电阻所构成的电路，可将一数字讯号转换为模拟讯号(VDAC)输出，然而当该模拟讯号(VDAC)与比较器1的非反向输入端所连接的输入模拟讯号(VIN)的电平相接近时，则该上升/下降讯号(VCMP)会产生振荡现象，请参阅图3，图3所示为常用模拟讯号(VDAC)与输入模拟讯号(VIN)电平比较的讯号振荡示意图，图3a所示为模拟讯号(VDAC)于高电平时，而输入模拟讯号(VIN)系由低电平变为高电平的状态，如图3中T1至T2时间区段，即表示由于输入模拟讯号(VIN)的高电平与模拟讯号(VDAC)的高电平相接近时(一般为±5mv～20mv范围内)，使用得上升/下降讯号(VCMP)产生不稳定振荡输出现象。另图3b所示为模拟讯号(VDAC)于低电平时，而输入模拟讯号(VIN)系由高电平转变为低电平，由于该输入模拟讯号(VIN)的低电平与模拟讯号(VDAC)的低电平相接近(一般为±5mv～20mv范围内)，使得上升/下降讯号(VCMP)产生不稳定的振荡现象。此二种讯号地振荡结果将造成讯号严重错误，使得上/下计数器无法计数，进而破坏整体电路的讯号转换，对转换器的电路影响极其深远。

    有鉴于上述缺陷，本发明人乃以多年之研究经验加以潜心研究实验，提出一构思合理、创意极佳且能有效改善上述缺陷的本发明。进而言之，本发明的主要目的在于提供一种能消除输出振荡杂讯且具有稳定输出讯号的讯号调变装置，借由改变电路的反馈技术而达到稳定输出、提高讯号可靠度，以避免讯号振荡现象发生。

    为使对本发明的目的、特征及功效有更进一步的了解，现结合附图对本发明的技术方案详细说明如后：

    图1为常用的模拟/数字转换电路图。

    图2为常用的阶梯式数字/模拟转换器电路图。

    图3为常用模拟讯号与输入模拟讯号的电平相比较时比较器输出讯号振荡示意图。

    图4为本发明实施例的电路图。

    图5为本发明实施例比较讯号动作时对照图3的输出讯号示意图。

    请参阅图4，图4为本发明实施例的电路图，主要为一讯号调变装置10，该装置包括一比较器11、一反向器12、一数字/模拟转换器13及一上/下计数器14，其中该比较器11的非反向输入端连接一输入模拟讯号(VIN)，而反向输入端则连接该数字/模拟转换器13所输出的模拟讯号(VDAC)，该比较器11将两模拟讯号加以比较而产生一上升/下降讯号(VCMP)，该上升/下降讯号(VCMP)为一状态讯号输出，可显示出下一个模拟讯号输入与上一个模拟讯号输入相互比较为增加或减少。该上升/下降讯号(VCMP)连接于上/下计数器14并配合时钟讯号加以计数而产生数字讯号输出，该数字讯号输出再连接于数字/模拟转换器13，该转换器主要为一阶梯式的数字/模拟转换器13，用以将数字讯号转变为模拟讯号(VDAC)而输出连接于比较器11的反向输入端。另一方面，该上升/下降讯号连接于该反向器12，该反向器12再连接于阶梯式数字/模拟转换器13中的阶梯式电路末端而为一电路反馈的连接方式，借由此电路的反馈方式即可消除上升/下降讯号(VCMP)的讯号振荡现象，意即当模拟讯号(VDAC)于高电平状态，而输入模拟讯号(VIN)系由低电平转变为高电平且两讯号之高电平相接近时，由于该上升/下降讯号(VCMP)经由反向器12将上升/下降讯号(VCMP)加以反向而反馈连接于数字/模拟转换器13的阶梯电路中之末端做讯号补偿，而可确保比较器11所输出的上升/下降讯号(VCMP)为一稳定值，避免讯号振荡现象发生。

    请参阅图5。图5系本发明实施例比较讯号动作时对照图3的输出讯号示意图，其中图5a为上升/下降讯号(VCMP)由高电平转变为低电平，而模拟讯号(VDAC)的高电平与输入模拟讯号(VIN)相接近时，借由本发明的实施，使得该模拟讯号(VDAC)产生一向下之位移电压(Vof)，可避免该上升/下降讯号(VCMP)产生振荡而不稳定。图5b为上升/下降讯号(VCMP)由低电平转变为高电平，而模拟讯号(VDAC)之高电平与输入模拟讯号(VIN)相接近时，可由本发明之实施，使得该模拟讯号(VDAC)产生一向上之位移电压(Vof)，可避免该上升/下降讯号(VCMP)发生振荡而不稳定。

    本发明的实施例经由改变电路反馈的方式而能有效地解决一般讯号调变装置会产生讯号振荡的现象，尤其当使用计数式模拟/数字转换器亦或轨迹式模拟/数字转换器等，更能显示出本发明的实施例改善常用装置的缺陷之功效。比较图3与图5，可明显观察出图5已有效避免比较器输出讯号的不稳定状态，本发明讯号调变装置的实施例不仅能消除讯号振荡现象，且电路所增加的成本不多，并不会造成因电路改变而成本大量增加的负担。

    综上所述，本发明的电路设计不复杂、繁琐，而整体电路运作设想却深富实施的具体性，为目前市面上所未见。