用于多芯片封装的引线框及其制造方法 本发明涉及一种用于多芯片封装的引线框，更具体地说，不会热变形的用于多芯片封装的引线框，它含有强结合力的结合层，并且能够简化制造方法和防止印刷电路板(PCB)受焊料污染，本发明还涉及所述引线框的制造方法。
通常，引线框加工技术和PCB加工技术用于制造多芯片封装(MCP)的引线框。随着MCP变得更为集成化，结合板间距越来越小。因此，人们一直在研究用于MCP的引线框的制造方法，该方法中，由PCB加工技术形成需要细微间距的内部引线部分，而采用常规引线框加工技术形成引线的外面部分，然后将两部分结合。
在引线框加工的表面安装技术(SMT)中，当引线框需要细微间距时，在每个结合点通过逐个在压力下加热而可使芯片连到多条引线。或者，所有引线也可一次被连接上。
在SMT中通常采用逆流钎焊法。根据该逆流钎焊法，被结合的两个表面都用焊料镀敷，而且加热直到焊料熔化。然后，将产物冷却到焊料熔点以下以固化结合地部分。
作为结合方法的另一个例子，引线框的引线被弯曲成卡环形状，而且插入要固定于其内的PCB中。然后，在其上涂敷焊料。最后，通过热压加工熔化焊料以使引线与PCB结合。
然而，当使用热压结合PCB和引线时，当解除压力时，引线会顶离使得结合效果不良。而且，在PCB上用于压引线的顶针(tip)必须定期更换。
同样，当使用逆流钎焊法时，需要在PCB的结合部分上形成附加的焊料层，使得加工方法变得复杂。同样，由于使用大量焊料用于结合，当形成细微间距时在引线之间可能发生短路，而且PCB的表面可能受焊料污染。
此外，卡环形引线框具有成形困难和结合性能差的缺点。
为了解决上述问题，本发明的目的是提供一种用于多芯片封装的引线框，该引线框不会热变形，且在引线框和印刷电路板(PCB)之间具有稳定的结合层。
本发明的另一个目的是提供一种不会热变形的用于多芯片封装的引线框制造方法，该方法简单且焊料不会污染PCB的表面。
因而，为实现第一个目的，本发明提供了用于多芯片封装的引线框，该引线框包括：在其上部分或完全形成第一镀层的引线框；用于安装多个芯片的印刷电路板(PCB)，该电路板包括在其上具有形成的第二镀层的结合部分；和在第一镀层和第二镀层之间被插入的第一镀层和第二镀层的低共熔点结合层。
根据本发明，在用于多芯片封装的引线框中，第一镀层可以由锡(Sn)和铅(Pb)的合金形成，而且第二镀层可以由选自银(Ag)、金(Au)或钯(Pd)的贵金属形成。
为了实现第二个目的，本发明提供了一种用于多芯片封装的引线框的加工方法，该方法包括以下步骤：(a)在引线框的部分或全部表面上形成第一镀层；(b)在印刷电路板(PCB)的结合部分上形成第二镀层；(c)使结合部分的第二镀层和引线框的第一镀层处于彼此相对的位置，在两层上进行低共熔点结合处理以形成结合层。
根据本发明，在用于多芯片封装的引线框的加工方法中，第二镀层可以由选自银(Ag)、金(Au)或钯(Pd)的贵金属形成。优选第二镀层的厚度至少为0.5μm。同样，第一镀层可以由锡(Sn)和铅(Pb)的合金形成，优选第一镀层的厚度为10-20μm。
此外，当随后的组装工序在高于183℃的高温下进行时，优选第一镀层中的锡含量为20-27原子％。
优选上面的低共熔点结合步骤在280-380℃下持续1-5秒钟。
参照附图，以及优选实施方式的详细描述，本发明的以上目的和优点将变得更为明显。
图1为锡-铅相图；
图2A-2C为说明本发明多芯片封装的引线框的制造方法的截面图。
低共熔点结合法为一种金属结合法，该方法包括：在加压下加热欲结合的金属至低共熔点，将产物冷却至低于其低共熔点温度以固化金属，形成结合层。
如上所述，在本发明用于多芯片封装的引线框中，第一镀层由锡和铅的合金形成，而第二镀层可以由选自银、金或钯的贵金属形成。
第一镀层中锡和铅的组成比例可以根据后续半导体组装工序的温度决定。当后续半导体组装工序的温度不超过183℃时，锡和铅的组成比例没有限制。
然而，当后续半导体组装工序的温度超过183℃时，第一镀层中的锡(Sn)含量优选为20-27原子％。当锡(Sn)含量是20-27原子％时，第一镀层的低共熔点约为220-270℃，这取决于锡和铅的组成比例，如图1所示。因此，即使后续固化工序或导线结合工序在180-190℃或以上的高温下进行，也不会产生诸如第一镀层流动的有害影响。
第一镀层的厚度为10-20μm。如果第一镀层的厚度小于10μm，就很难得到适宜的结合力。同样，如果厚度超过20μm，则难于使最终产品小型化。
第二镀层优选由选自银、金或钯的贵金属形成。优选第二镀层的厚度至少为0.5μm。这是由于0.5μm是可提供适当结合力的最低厚度。然而，如果第二镀层的厚度超过0.5μm，制造成本变得很高。
低共熔点结合优选在280-380℃下持续1-5秒钟。如果低共熔点低于上述范围，结合强度不足，而如果高于上述范围，PCB会热变形。因此，适当控制用于低共熔点结合过程的温度和时间是重要的。
图2A-2C为说明本发明用于多芯片封装(MCP)引线框的、特别是用于结合引线框到PCB上的制造方法的截面图。
参照图2A，依次在PCB 10的铜(Cu)布线(未示出)上形成镍(Ni)镀层20和第二镀层30。再参照图2B，在引线框40上形成第一镀层50。然后参照图2C，使第二镀层30和第一镀层50处于彼此相对的位置后，在低共熔点下进行热处理，然后压制这两层。此后，将加热温度降低到低共熔点以下以固化接触表面，得到具有强结合力的低共熔点结合层60。
如上所述，在本发明用于MCP的引线框的制造方法中，引线框和PCB通过每镀层的低共熔点结合而结合。这样，就不可能出现PCB的受热变形。同时，结合层的结合力强，制造方法简单，而且可以防止PCB表面被焊料污染。此外，在完成MCP后，不必担心封装外的外部引线腐蚀，因而不需要为防止腐蚀及为粘附MCP至主PCB上的额外的焊接和镀敷步骤，因此简化了制造方法。