半导体器件制造方法 本发明涉及一种半导体器件的制造方法，特别涉及一种制造在包括存储单元的IC中形成晶体管时具有特殊特点的半导体器件的方法。
典型为DRAM(动态随机存取存储器)的单芯片存储器中的电路一般可以分为存储单元区和外围电路区。这种DRAM中，由于在存储单元的晶体管中，电容形成于源/漏区的一侧上，所以需求很高的固定电荷性能。另一方面，在外围电路的晶体管中，需要有大的电流驱动能力，以便实现高工作速度。能同时满足这些需求的已知有LDD(轻掺杂漏)晶体管等，并宣称这些晶体管既有很高的可靠性，又有很强地电流驱动能力。为了形成LDD晶体管等，必需在栅极侧面的绝缘膜上形成侧壁。然而，问题是，在形成这种侧壁时的腐蚀中，存储单元的扩散层暴露于腐蚀气氛中，导致了形成晶体缺陷。结果，影响了固定电荷的性能。为了解决此问题，已提出了一种方法，在形成晶体管后，只有存储单元内的晶体管表面用绝缘膜覆盖，而外围电路区的晶体管表面不用绝缘膜覆盖。该方法的一个实例见日本专利公报平8-21687的图12-图19。
图8-图19是展示第一现有技术实例的剖面图。这些图中，(a)、(b)和(c)分别表示内部存储单元，外围电路区(Nch)和外围电路区(Pch)。
首先，如图12所示，利用普通的选择氧化(Lucos：局部硅氧化)等方法在P型半导体衬底1上形成场氧化膜2。在由场氧化膜2限定的元件有源区上形成栅氧化膜3后，例如在整个表面上形成厚如约200nm的如多晶硅膜或硅化钨膜等导电膜。
按预定形状构图该导电膜，形成栅极4。然后，例如通过如磷等的杂质注入，只在外围电路区(Pch)上形成抗蚀剂，只在存储单元和外围电路区(Nch)中的扩散层区中形成N-扩散层5，然后去掉抗蚀剂。
接着，如图13所示，在整个表面上生长厚例如为约100nm的氧化硅膜16。然后，如图14所示，只在存储单元内部上形成抗蚀剂，并腐蚀氧化硅膜6，然后去掉抗蚀剂。以此方式，在存储单元的整个表面上保留了氧化硅膜6，而在外围电路区中，在栅的侧面上形成了氧化硅侧壁8。
接着，如图15所示，在整个表面上形成例如厚为约200nm的氧化硅膜25。然后，如图16所示，腐蚀氧化硅膜25，形成氧化硅膜侧壁26。然后，在存储单元内和外围电路区(Pch)上形成抗蚀剂，接着，通过例如磷或砷的杂质注入，只在外围电路区(Nch)上形成N+扩散层10。此外，通过在存储单元内和外围电路区(Ncn)上形成抗蚀剂后注入如硼或BF2等杂质，只在外围电路区(Pch)上形成P+扩散层11。
除此之外，如图17所示，在整个表面上生长例如厚300nm的如含磷或硼的氧化硅膜等层间绝缘膜。此后，在存储单元的预定区域内形成开口，并在开口区内形成如含磷的多晶硅等掩埋导电膜13。然后，在整个表面上生长例如厚约200nm的如硅化钨膜等导电膜，并构图此导电膜，形成位线14。
然后，如图18所示，在整个表面上生长如厚约300nm的如含磷或硼的氧化硅膜等层间绝缘膜15，之后，在层间绝缘膜15的预定区中形成开口区。另外，在整个表面上生长例如厚约600nm的例如含磷的多晶硅等的导电膜，并构图成预定形状，由此形成电容下电极16。
接着，如图19所示，在整个表面上生长例如厚约6nm的如氮化硅膜等电容绝缘膜17，然后，在整个表面上生长例如厚约200nm的如含磷的多晶硅等导电膜，并构图，由此只在存储单元内形成电容上电极18。另外，在整个表面上生长由例如含磷和硼等的氧化硅膜与非掺杂氧化硅膜的复合膜构成的层间绝缘膜19，然后，在外围电路区的预定区域形成开口区。由例如钨等导电膜在开口区内形成掩埋导电膜20后，依次形成含如钛的氮化铝或氮化钛膜、氮化钛膜、硅或铜膜等膜，然后构图，形成下电阻布线21。
如上所述，这样便可以形成DRAM的存储单元内和外围电路区的基本部分。用现有技术的该第一实例，由于可以在外围电路区中的栅极4侧面上形成绝缘膜侧壁，所以可以在(Nch)区形成LDD晶体管，而在Pch区形成BC-LDD(掩埋沟道LDD)晶体管。这便可以提高晶体管的可靠性，得到高的电流驱动能力。另外，由于存储单元内存储单元被绝缘膜覆盖，存储单元内的N-扩散层5未暴露于腐蚀气氛，所以可以抑制缺陷的形成，提高存储单元固定电荷的能力。
接着，说明第二现有技术实例。按第二现有技术实现利用第一现有技术实例的扩散层硅化钛的常规方法还可进一步提高晶体管的电流驱动力。该实例的方法展示于图20-图24。
首先，如图20所示，例如，用普通的选择氧化法(LOCOS)，在P-型半导体衬底1上形成场氧化膜2。在由场氧化膜2限定的元件有源区上形成栅氧化膜3，在整个表面上生长例如200nm厚的多晶硅膜或硅化钨等导电膜，并构图该导电膜成预定形状，由此形成栅极4。接着，只在外围电路区Pch上形成抗蚀剂，例如通过注入如磷等杂质，只在存储单元内部和外围电路区(Nch)的扩散层中形成N-扩散层5，然后去掉抗蚀剂。
接着，在整个表面上生长如厚约100nm的氮化硅膜27，如图21所示。然后，如图22所示，腐蚀氮化硅膜27，在栅极4的侧面上形成氮化硅膜侧壁22。接着，在存储单元内部和外围电路区(Pch)上形成抗蚀剂，然后通过注入如磷或砷等杂质，只在外围电路区(Nch)上形成N+扩散层。
另外，在存储单元内部和外围电路区(Nch)上形成抗蚀剂后，通过注入如硼或BF2等杂质，只在外围电路区(Pch)上形成P+扩散层11。
接着，如图23所示，利用溅射法，在整个表面上生长例如约80nm厚的钛膜，并在氮气氛中进行热处理。而且，用流酸和过氧化氢的混合液去掉未反应的钛。以此方式，在栅极和扩散层上分别形成硅化钛膜23和24。尽管这种情况下在扩散层上形成了硅化钛膜，但也可以形成由硅和过渡金属元素构成的硅化物膜，如硅化钴。这种反应一般称为自对准硅化(salicide：自对准硅化物的缩写)。
接着，如图24所示，在整个表面上生长例如厚约300nm的含如磷或硼等的氧化硅膜等的层间绝缘膜12。此后，在存储单元中的预定区域形成开口，并在开口区内形成如含磷的多晶硅等掩埋导电膜13。在整个表面上生长例如厚约200nm的如硅化钨膜等导电膜，然后构图成位线14。然后，在整个表面上生长例如厚约300nm的如含磷和/或硼的氧化硅膜等层间绝缘膜15，之后在层间绝缘膜15的预定区域中形成开口区。另外，在整个表面上生长厚约600nm的如含磷的多晶硅膜等导电膜，然后构图成预定形状，形成电容下电极16。然后，在整个表面上生长如厚约6nm的如氮化硅膜等电容绝缘膜17，此后，在整个表面上生长例如厚200nm的如含磷的多晶硅膜等导电膜后进行构图，由此只在存储单元内形成电容上电极18。
另外，在整个表面上生长由含磷和硼的氧化硅膜和非掺杂氧化硅膜的复合膜形成的层间绝缘膜19，然后在外围电路区的预定区域中形成开口。如在开口区中形成由如钨等导电膜形成的掩埋导电膜20，然后依次形成如含钛的氮化铝或氮化钛、氮化钛、硅或铜等膜。并构图形成下电阻布线21。
用此第二现有技术实例，通过自对准硅化扩散层上部，可以提高电流驱动能力。另外，通过自对准硅化栅极上部，可以降低栅极电阻。
然而，这些现有技术的实例，存在以下问题。
第一个问题涉及第一现有技术实例。具体说，在外围电路区的栅极侧面上形成氧化硅膜侧壁8时，必需用抗蚀剂覆盖存储单元之内部，以使存储单元内部不暴露于腐蚀气氛中。因而在每次光刻和氧化膜腐蚀情况下必须分别增加步骤数，及增加构成光刻原版的步骤。
第二个问题涉及第二现有技术实例。具体说，必须在存储单元内的N-扩散层5中形成深结，以便承受扩散层的自对准硅化。因此，会造成晶体管沟道缩短，这不利于DRAM存储单元整体尺寸的减小。另外，因自对准硅化N-扩散层5致使缺陷数增多，增大了N-扩散层5区的漏电流。因而会造成存储单元电荷固定性能退化。
本发明第一目的是提供一种制造半导体器件的方法，在栅极侧面上形成绝缘膜侧壁时在不增加特殊步骤的情况下，可以防止存储单元内扩散层区暴露于腐蚀气氛，从而在外围电路中形成具有高可靠性和高电流驱动能力的LDD晶体管。本发明第二目的是提供一种制造半导体器件的方法，在自对准硅化扩散层区时，不自对准硅化存储单元中扩散层，可以抑制存储单元中晶体管的短沟道效应，和结漏电流的增大，从而提高外围电路区的电流驱动能力。
根据本发明制造半导体器件的方法基本包括以下步骤：(a)在半导体衬底上第一区形成大量具有固定栅极间距的第一晶体管，并在所说半导体衬底上第二区形成具有宽于第一晶体管的栅极间距的大量第二晶体管；(b)用固定厚度的绝缘膜覆盖第一和第二区的整个表面；及(c)通过腐蚀该整个绝缘膜，在所说第一晶体管的栅极之间形成由所说绝缘膜构成的掩埋层，并在所说第一晶体管的所说栅极上形成由所说绝缘膜构成的侧壁。另外，绝缘膜的厚度D和第一晶体管的栅极隔离S较好是设置成满足以下关系式：S＜2×D。例如，所说半导体器件是存储元件，所说第一区是存储单元内部，所说第二区是外围电路区。
在步骤(c)，在第一晶体管中，以自对准方式用绝缘膜填充栅极间的间隔；在第二晶体管中，在栅极上形成绝缘膜侧壁。以此方式，在步骤(c)的腐蚀中，栅极间的间隔，即第一晶体管的扩散层由绝缘膜覆盖，所以该层不会暴露于腐蚀气氛。
另外，步骤(c)之后，还可以加入以下步骤：(d)用金属膜覆盖所说第一区和第二区的整个表面，及(e)加热，以使该金属膜和所说半导体衬底的基底材料反应。在步骤(d)，绝缘膜覆盖第一晶体管的扩散层表面(栅极间)，并去掉除侧壁外的第二晶体管的扩散层表面(栅极间)。随后，在步骤(e)，第一晶体管的扩散层不与金属层反应，而第二晶体管的扩散层与金属层发生反应。
另外，关于步骤(b)覆盖绝缘膜的方法，希望一种能提供良好台阶覆盖的方法，例如CVD(化学汽相淀积)或溅射。步骤(c)绝缘膜6的腐蚀方法较好是一种例如用RIE(反应离子腐蚀)进行的各向异性腐蚀方法。这些情况下，可以以简单的方式形成由绝缘膜构成的掩埋层和由绝缘膜构成的侧壁。具体说，如果绝缘膜是由能提供良好台阶覆盖的方法生长，则构成掩埋层和侧壁的那部分绝缘膜可以形成很厚的厚度。所以，在通过各向异性腐蚀去掉这层绝缘膜后，很厚的这些部分的绝缘膜能够可靠地保留下来。
图1是第一实施例开始步骤的剖面图。图1(a)是存储单元内部，图1(b)是外围电路区(Nch)，图1(c)是外围电路区(Pch)；
图2是本发明第一实施例的开始步骤的剖面图，图2(a)是存储单元内部，图2(b)是外围电路区(Nch)，图2(c)是外围电路区(Pch)；
图3是本发明第一实施例的中间步骤的剖面图，图3(a)是存储单元内部，图3(b)是外围电路区(Nch)，图3(c)是外围电路区(Pch)；
图4是本发明第一实施例的中间步骤的剖面图，图4(a)是存储单元内部，图4(b)是外围电路区(Nch)，图4(c)是外围电路区(Pch)；
图5是本发明第一实施例关键步骤的剖面图，图5(a)是存储单元内部，图5(b)是外围电路区(Nch)，图5(c)是外围电路区(Pch)；
图6是本发明第一实施例较后步骤的剖面图，图6(a)是存储单元内部，图6(b)是外围电路区(Nch)，图6(c)是外围电路区(Pch)；
图7是本发明第一实施例较后步骤剖面图，图7(a)是存储单元内部，图7(b)是外围电路区(Nch)，图7(c)是外围电路区(Pch)；
图8是本发明第一实施例最后步骤剖面图，图8(a)是存储单元内部，图8(b)是外围电路区(Nch)，图8(c)是外围电路区(Pch)；
图9是本发明第二实施例的关键步骤的剖面图，图9(a)是存储单元内部，图9(b)是外围电路区(Nch)，图9(c)是外围电路区(Pch)；
图10是本发明第二实施例的关键步骤的剖面图，图10(a)是存储单元内部，图10(b)是外围电路区(Nch)，图10(c)是外围电路区(Pch)；
图11是本发明第二实施例的最后步骤的剖面图，图11(a)是存储单元内部，图11(b)是外围电路区(Nch)，图11(c)是外围电路区(Pch)；
图12是现有技术实例开始步骤的剖面图，图12(a)是存储单元内部，图12(b)是外围电路区(Nch)，图12(c)是外围电路区(Pch)；
图13是第一现有技术实例开始步骤的剖面图，图13(a)是存储单元内部，图13(b)是外围电路区(Nch)，图13(c)是外围电路区(Pch)；
图14是第一现有技术实例中间步骤的剖面图，图14(a)是存储单元内部，图14(b)是外围电路区(Nch)，图14(c)是外围电路区(Pch)；
图15是第一现有技术实例中间步骤的剖面图，图15(a)是存储单元内部，图15(b)是外围电路区(Nch)，图15(c)是外围电路区(Pch)；
图16是第一现有技术实例的关键步骤的剖面图，图16(a)是存储单元内部，图16(b)是外围电路区(Nch)，图16(c)是外围电路区(Pch)；
图17是第一现有技术实例的关键步骤的剖面图，图17(a)是存储单元内部，图17(b)是外围电路区(Nch)，图17(c)是外围电路区(Pch)；
图18是第一现有技术实例较后步骤的剖面图，图18(a)是存储单元内部，图18(b)是外围电路区(Nch)，图18(c)是外围电路区(Pch)；
图19是第一现有技术实例最后一步的剖面图，图19(a)是存储单元内部，图19(b)是外围电路区(Nch)，图19(c)是外围电路区(Pch)；
图20是第二现有技术实例关键步骤的剖面图，图20(a)是存储单元内部，图20(b)是外围电路区(Nch)，图20(c)是外围电路区(Pch)；
图21是第二现有技术实例的关键步骤的剖面图，图21(a)是存储单元内部，图21(b)是外围电路区(Nch)，图216(c)是外围电路区(Pch)；
图22是第二现有技术实例的较后步骤的剖面图，图22(a)是存储单元内部，图22(b)是外围电路区(Nch)，图22(c)是外围电路区(Pch)；
图23是第二现有技术实例的较后步骤的剖面图，图23(a)是存储单元内部，图23(b)是外围电路区(Nch)，图23(c)是外围电路区(Pch)；
图24是第二现有技术实例的最后一步的剖面图，图24(a)是存储单元内部，图24(b)是外围电路区(Nch)，图24(c)是外围电路区(Pch)；
下面将结合附图说明本发明第一实施例。图1和2是开始步骤的剖面图，图3和4是中间步骤的剖面图，图5是关键步骤的剖面图，图6和7最较后步骤的剖面图，图8是最后步骤的剖面图。这些图中，(a)、(b)和(c)分别表示存储单元内部、外围电路区(Nch)和外围电路区(Pch)。
首先，如图1所示，例如用普通选择氧化(LOCOS)法，在P-型半导体衬底(硅)上形成场氧化膜2。关于场氧化膜2，可以在衬底上形成开口，并采用掩埋于其中的氧化膜实现成沟槽的隔离或采用其它的形成方法。在由场氧化膜2限定的元件有源区上形成栅氧化膜3后，在整个表面上生长如厚约200nm的如多晶硅膜或钨膜等导电膜，并将该导电膜构图成预定形状。由此形成栅极4。仅在外围电路区(Pch)上形成抗蚀剂，并注入如磷等杂质，由此只在存储单元内和外围电路区(Nch)的扩散层区上形成N-扩散层5，随后掉抗蚀剂。该实施例中，可以对存储单元内部和外围电路区(Nch)的N-扩散层区同时注入相同的杂质，但也可以通过分别单独地构图单独地进行杂质注入。
接着，在整个表面上生长氧化硅膜6，如图2所示。这种情况下，如果栅极4的距离为S，氧化硅膜的厚度为D，则D和S由S＜2×D确定。例如，如果S=150nm，则D应至少为75nm。因此，在存储单元内，形成栅极间间隙由氧化硅膜6填充的构形。接着，如图3所示，腐蚀氧化硅膜6。由此，在存储单元内，在栅间之间保留氧化硅膜6，形成掩埋氧化硅膜7。相反，在外围电路区，仅在栅极侧面上留有氧化硅膜，形成氧化硅膜侧壁8。另外，关于在图2所示整个表面上生长氧化硅膜6的方法，希望是可以得到良好台阶覆盖的方法，如CVD或溅射。关于图3中氧化硅膜6的腐蚀方法，希望是各向异性腐蚀方法，例如RIE。利用这些方法，可以容易地形成掩埋氧化硅膜7和氧化硅侧壁8。具体说，如果图2中的氧化硅膜6利用提供良好台阶覆盖的方法生长，则构成掩埋氧化硅膜7和氧化硅侧壁8的那些部分可以形成厚氧化硅膜6。如果利用各向异性腐蚀去掉氧化硅膜6，则这些厚的部分会可靠地保留下来。接着，在存储单元内部和外围电路区(Pch)上形成抗蚀剂9，如图4所示，然后注入例如磷或砷等杂质，由此只在外围电路区(Nch)上形成N+扩散层10，随后例如去掉抗蚀剂9。
然后，如图5所示，在存储单元内部和外围电路区(Nch)上形成抗蚀剂，然后注入例如硼或BF2等杂质，由此只在外围电路区(Pch)上形成P+扩散层11，然后去掉抗蚀剂。以此方式，形成存储单元内部和外围电路区的所有晶体管区。
此外，如图6所示，在整个表面上生长例如厚约300nm的如含磷和/或硼的氧化硅膜等层间绝缘膜12。此后，在存储单元内的预定区域上形成开口，并在开口区内形成如含例如磷等的多晶硅等掩埋导电膜13。然后，在整个表面上生长例如200nm厚的如硅化钨膜等导电膜，然后构图，由此形成位线14。
接着，如图7所示，在整个表面上生长例如厚约300nm的如含磷/或硼的氧化硅膜等层间绝缘膜15。然后，在层间绝缘膜15的预定区域形成开口区。此外，在整个表面上生长例如厚约600nm的如含磷的多晶硅等导电膜，并构图成预定形状，由此形成电容下电极16。电容下电极16一般是称为“堆叠”型的圆墩形或矩形，但也可以将它们加工成称为“圆柱”型或“尾翼”型的三维结构。
接着，如图8所示，在整个表面上生长例如600nm厚的如氮化硅膜等电容绝缘膜17，之后，在整个表面上生长如200nm厚的如含磷的多晶硅等导电膜，并构图，由此只在存储单元内形成电容上电极18。电容绝缘膜17由氮化硅膜构成，但也可以由例如氧化钽膜或氮化硅膜/氧化硅膜构成的复合膜等高介质膜形成。在用这种高介质膜时，用如铂、铷、或铱等导电体作为上下电极。另外，在整个表面上生长了由非掺杂氧化硅膜和含如磷和硼等的氧化硅膜的复合膜构成的层刘绝缘膜19后，在外围电路区的预定区域形成开口。接着，在开口区形成例如用如钨等导电膜构成的掩埋导电膜20，并依次形成例如含如钛的氮化铝或氮化钛、氮化钛、硅或铜等膜，然后构图形成低电阻布线21。由此形成了DRAM的外围电路区和存储单元内部的基本部分。
该实施例中，在外围电路区的栅极侧面上形成氧化硅侧壁8时，存储单元内，栅极间的空间由掩埋氧化硅膜7以自对准的方式填充。因此，在形成氧化硅膜侧壁8期间，存储单元内的N扩散层5不可能暴露于腐蚀气氛。
接着，参照各附图说明第二实施例。图9和10是主要步骤的剖面图，图11是最后步骤的剖面图。开始、中间和主要步骤期间，以与第一实施例完全相同的方式进行各形成步骤，这些如图1至图5所示。经过到此的步骤，存储单元内部和外围电路区的晶体管区基本结构已全部形成。
接着，如图9所示，利用溅射法，在整个表面上生长例如约80nm厚的钛，并在氮气氛中进行热处理。此外，用硫酸和过氧化氢的混合液去掉未反应的钛。以此方式，在栅上形成硅化钛膜23，并在扩散层上形成硅化钛膜24。尽管扩散层和栅上形成了硅化钛膜，但也可以形成例如硅化钴膜等。然后，如图10所示，在整个表面上生长例如约300nm厚的如含如磷和/或硼等的氧化硅膜等层间绝缘膜12。此后，在存储单元内的预定区域形成开口，并在开口区内形成如含如磷等的多晶硅等掩埋导电膜13。此外，在整个表面上生长例如约200nm厚的如硅化钨等导电膜，然后构图，由此形成位线14。
然后，如图11所示，在整个表面上生长例如约300nm厚的如含磷和/或硼的氧化硅膜等层间绝缘膜15，并在层间绝缘膜15的预定区域中形成开口。而且，在整个表面上生长例如约600nm厚的如含磷多晶硅等导电膜，并构图成预定形状，由此形成电容下电极16。接着，在整个表面上生长如6nm厚的如氮化硅膜等电容绝缘膜17，然后，在整个表面上生长如200nm厚的如含磷多晶硅等导电膜，并构图，由此形成电容上电极18。此外，在整个表面上生长由非掺杂氧化硅膜和含如磷和/或硼的氧化硅膜的复合膜构成的层间绝缘膜19，然后，在外围电路区的预定区域中形成开口区。然后，在开口区内形成例如由钨制成的掩埋导电膜20，然后形成例如含钛的氮化铝或氮化钛、氮化钛、硅或铜等膜，并构图，由此形成低电阻布线21。
由于该实施例中外围电路区的扩散层被自对准硅化，所以可以提高外围电路区的晶体管的电流驱动能力。另外，由于存储单元内的扩散层，没有被自对准硅化，所以可以抑制由于自对准硅化造成的结漏电流增大。
应注意，尽管本发明第一实施例和第二实施例中采用了存储节点电极形成于位线之上的层上的CDB位线上的电容结构，但本发明另外还可应用于位线形成于存储电极之上的情况。而且，尽管本发明第一和第二实施例中存储单元中采用DRAM，但本发明也可应用于如SRAM等其它存储单元。
本发明的第一有益效果如下。在第二区(如外围电路区)的栅极侧面上形成绝缘膜侧壁时，第一区(例如存储单元内)的电极间空间由绝缘膜以自对准方式填充。相应地，不需要额外增加特殊步骤以防止第一区的扩散层暴露于腐蚀气氛，因此，可以减少步骤数。
本发明的第二有益效果如下。在对第二区的扩散层进行自对准硅化时，不会对第一区的扩散层自对准硅化，这是由于栅极间的空间被绝缘膜填充的缘故。因此，不需为了承受自对准硅化而在第一区形成深结，这样便可以抑制晶体管的短沟道效应。另外，可以防止由于自对准硅化造成的晶体缺陷导致的N-扩散层结漏电增强。因此，可以保持第一区的电荷固定特性很好。
在不背离本发明的实质或基本特征的情况下，可以以其它具体方式实施本发明。因此这里的实施例应当认为只是例示性的，而非限制性的，本发明的范围由所附权利要求书限定，而不由前面的说明限定，因此，所有落入该权利要求书的实质和范围内的改变均包含于本发明范畴内。
包括说明书、权利要求书、附图和概述的整个日本专利申请9-161671(于1997年6月18日申请)的公开这里被整体引入作为参考。