发声音频乐音的电子波形 产生的方法和集成电路 本发明涉及电子设备，尤其是音乐乐音的波形合成器。
每一种乐器都有其与声音幅度包络增高速度、衰减速度、持续强度和分离速度有关的特征发音。例如钢琴声音的包络，当揿键时，有剧烈的增高速度，而当向下保持着键时，便逐渐地减弱。靠压钢琴的保持踏板，声音将较慢地渐渐消失。在增高期间，钢琴还有大量的谐波泛音。这些谐波泛音在直到近似恒定的谐波含量达到之前的时间内在减小。
调频(FM)技术通常应用在音频声音合成数字集成电路中，以产生含有高谐波成分和非谐波成分声音的复合波形。调制指数和较高谐波地频谱分布之间的对应关系是固定的，并使得可能产生宽音域的声音。FM声音产生采用从对载波进行调制所得到的效果。音乐声音的音调，全音和强度能够由基本的FM参数，例如，载波输出电平，调制器输出电平，调制器的反馈电平，载波的频率和调制器的频率的熟练控制获得。
1977年4月19日发布的约翰·乔林(John chowning)的4,018,121号美国专利描述了音乐声音的基本FM合成，例如，调制正弦波，调制波形的时间可变包络函数，载波正弦波，和已调频波的幅度的时间可变包络函数。调制波的幅度，或者调制波的包络函数随时间变化，以便由此产生的已调频波形的频谱在声音上的增高，持续和衰减期间变化。习惯上使用包络函数以致变最终的声音的幅度，但是乔林将包络函数加到调制波形上，以在时间上改变所产生的声音的频谱。
音乐合成器通常采用多重积木型组成，″控制器″，来产生波形，并实行一些功能，如幅度或频率调制。一个乐器的声音(合成器的一个通道)是由使用一个或多个控制器建立直来的，产生乐器的特征波形。象这样的波形被称作该乐器的″音色″。一些乐器比其它乐器更容易被合成。最容易合成的乐器只要求一个控制器。
通常的硬件控制器是比较昂贵的。但是因为与它们必须产生的信号比较象这样的硬件的速度是比较很快的，所以通常的做法是只完成一个或者两个硬件的控制器，然后采在所要求的采样速率时间内的时分多路传输的方法，形成多重控制器。所感觉的控制器可能的数目是受限于单个硬件控制器逻辑速度及采样速率，所以对于每一给定的合成器设计这个数目是固定的。
一般说来，要产生一种乐器的发音，需要两个控制器。每一控制器由相位调制器和包络发生器组成。对于打击声音，典型地需要一个控制器，不过低音鼓声音可能要两个。在插件上的典型合成器电路片，例如，所熟知的SOUNDBLASTER(发音者)，有总共十一种发音的十八个控制器。
对于FM或AM的合成被用作调制波形成或载波波形的初始波形类型，例如，正弦波，三角波，方波，将改变所合成的声音，所合成的波形形状代表通常所说的″音色″即声音的″音质″感觉。正弦波是最简单的数学波形输入。所有其它波形可以描述为许多正弦波形输入。所有其它波形可以描述为许多正弦度的组合。例如三角波可以分解为基本正弦波加一系列奇次谐波的组合。每一种被合成的乐器声音有其自己的可以表示为正弦波组合的特征波形形状。因此，希望在音乐合成器中有各种输入波形，以便从中选择用于产生与被合成的乐器的特征相应的声音。
在1981年2月10日发布的4,249,447号美国专利中，Norio Tomisawa描述了一种用于产生电子乐器乐音的方法。Tomisawa公开了由加法器的输出″Y″读出的正弦波存储器所组成的运算器。加法器的一个输入端与输入变量″X″相连，其余输入端，在乘法器中用由反馈参数″β″所确定的反馈系数相乘后，与正弦度存储器的输出″Siny″相连。所以乘积″βSiny″和变量″X″输入到加法器，产生″X＋βSiny″，即正弦波存储器的实际地址输入。变量″X″由连接到音乐键盘的键上的电路所产生。音乐乐音采用将输出″Siny″通过连接到包络发生器的乘法器的方法来形成。可以改变反馈参数″β″来控制由运算器输出的乐音波的乐音内容。所以对于由Tomisawa所说明的方法和器具的工作来说使用反馈的技术是决定性的。
Yamaha LSI，系统技术部(San Jose，美国加州)，销售一种商标为OPLII的FM控制器型-LII的24脚集成电路(IC)声音发生器。此IC有用软件的控制选择的三种发音模式。九种声音同时发音，六种曲调，五种节奏和语音合成模式是全可办到的。还包括颤音振荡器和幅度调制振荡器。按照写到IC内的寄存器的数据，确定音乐的波形包络的形状还是调制系数、频率、发音、模式和其它参数。这样的数据可以组合起来产生钢琴，小提琴或者其它乐器的声音。大量的高复合组合可以被编程。
因此，本发明目的在于提供一种能够产生各种电子乐器声音的乐音发生器。
本发明的进一步的目的在于提供一种省去用于存储反馈乐音采样的存储器的要求的音乐产生器。
简短地说，本发明的实施方式清除了在二十九级装置中的全部寄存器，以便在下次乐音采样的计算中不使用以前的结果。所希望的复合声音波形的数列近似是依靠对在时间上向后的二十九个时间阶跃的分布进行计算而实现的。二十九个不同地址相位各自地加到二十九个栈式运算器上。每一运算器包括第一加法器，它输入先前运算器的输出和先前运算器的输入。第二加法器输入来自第一加法器的结果和二十九个地址相位中的一个。第二加法器接着读与受公用乘法系数″β″控制的乘法器连接的波形发生器。第二十九组件的输出，在没有任何反馈任何信号的栈式组件的情况下，产生所希望的乐音。
本发明的优点在于提供能产生好的、自然的声音质量所需要的多重谐波的乐音发生器。
本发明的又一优点在于提供不要求反馈存储器，靠代之以使用正馈多级结构的乐音发生器。
本发明的优点在于提供具有容易从前级的相位输入计算出相位输入的控制器级。
本发明的优点在于提供由于消除了已有技术反馈采样存储器，要求求较小半导体芯芯尺寸并且在工艺技术方面取得进步的乐音发生器。
本发明的另一优点在于提供，例如当″β″超过″1″时，可起噪音发生器作用的乐音发生器。
本发明的这些和其余的目的及优点，对所属技术领域的普通技术人员来说，在阅读了下面以不同附图说明的优选实施方式的详细描述之后，无疑地将变得很明显。
图1是本发明的二十九级乐音发生器实施方式的方框图；
图2是图1乐音发生器的二十九级的典型一级的原理图；和
图3是实现图1乐音发生器的减少硬件的原理图。
下面对本发明的优选实施方式进行详细说明。图1是本发明的二十九级乐音发生器实施方式的方框图，在这里用总的参考数字10表示。该乐音发生器10根据向它输入的、代表二十九地址相位(X1…X29)和乘法系数(β)的信号，产生复合音乐和电子乐音。 乐音发生器10包括第一级12，第二级14，第三级16，第四级18，由方框20代表的第五至第二十八级，和第二十九级22。每一级接到不同的地址信号(X1…X29)，并且各级共同地与乘法系数信号(β)相接。从第二十九级22可得到乐音输出。
在二十九不同相位(X1…X29)上加有各自的、 在保持恒定的相邻相位之间相位阶跃大小的相位输入。二十九相位地址数值(X1…X29)每级是不同的，并由″频率数″改变，该″频率数″是与载波的基频相应的时间阶跃。
图2表示图1的二十九级的每一级是如何各自地被成形的，如由典型级30所代表的那样。级30包括与第一乘法34连接的第一加法器32，第二加法器36，波形发生器38，第二乘法器40和销存器42。总线44接收代表输入(in1)的数字并行字。总线46接收代表第二输入(in2)的另一数字并行字。
虽然其它字宽正好是可接受的一样，每一总线44和46典型地是十二位宽。例如，十二位相加由第一加法器32的工作得出结果，由第一乘法器34用二分之一相乘。将数字向最小有效位移一位将实现二分之一相乘(除以二)。总线48用于将代表地址相位的数字并行字输入给第二加法器36。由第二加法器36的工作，将数字并行地址输出给波形发生器38。
只读存储器(ROM)可以用来实现波形发生器38。例如，可对纯正弦波形的全部或一部进行编程输入到ROM内，以致输入地址″Y″导致以数字所代表的输出数值″Siny″另一方面，波形发生器可包括布尔逻辑以发生调制波形，并且全然不包括任何存储器。已经得出，在应用加法器和标准单元门技术的集成电路上，实现象这样的基于无存储器的波形发生器是有实效的。
从波形发生器38输出的并行数字输出字加到第二乘法器40上。例如，第二乘法器40可以用在对数域上的加法器，或者对来自波形发生器38的数字输出字，进行左或右移位，其位数由代表在总线50上公知乘法系数(β)的数字并行字控制的移位器来实现。时钟线52对所有的二十九级是公用的，并使由每级异步地执行的计算每一周期一次地通过销存器42同步地被记录下向外的时间。此种类似于状态机器的装置允许前级所计算的结果在锁位之前解决当前级的计算，并且此后在下一时钟循环上可用于下面接着的级。
乐音发生器10最好在应用亚微米工艺，例如，0.6微米工艺的单个集成电路中实现。在单一的乐音发生器中采用的级数，例如，在乐音发生器10中采用的二十九级，部分地受每一级中可实现的逻辑速度控制。对于0.6微米工艺，二十九级被认为是可接受的数。特殊的应用可规定采用或多或少的级数。
通常的方法需要以前乐音采样的反馈，一般要借助于相当大的数字存储器，这就增加集成电路中的芯片尺寸。本发明设计的每一乐音采样都与以前乐音采样无关。在每一新计算开始之前各寄存器被归零。二十九级用于计算一个乐音采样，对以前或者后面的乐音采样没有桥接。
图3用图说明实现图1和2所示的二十九级乐音发生器10的电路100。该电路100借助在单个乐音循环中重复用单级做二十九个计算的方法，消除了重复每一级二十九次。在图1中，第一级有其二输入，″in1″和″in2″，被置于零，并且在其计算中使用了相位X29，结果被送给第二级14。第二级14使用相位X28，一个相位上相隔一个阶跃，连同由第一级12所提供的计算，并将其所计算的结果提供给随后的级，等等，直到输出是二十九个计算的结果。
电路100，采用重复循环从前面计算到现在计算的数字计算结果，二十九次，每次使用不同的相位阶跃的方法，提供同样的结果。电路100包括乘法器102，减法器104，开关106，锁存器108，加法器110，乘法器112，加法器114，锁存器116，锁存器118，开关120，加法器122，波形发生器124和乘法器126。用单线全部所画的图3各元件之间的互相连接代表数字并行总线，例如，十九位宽。总线128用于输入阶跃大小增量。总线130用于输入初始调制相位。总线132返回在计算中所用的由阶跃大小所增加的最终相位。加法器110提供这样的增量。总线134在第二十九阶跃之后传送中间计算结果给开关120和用于输·出的最后结果。
在工作中，电路100有其两个开关106和120，该开关有如图3所示的初始设置。加到锁存器108，116和118上的最初两个时钟脉冲，将来自总线130的相位(t)二十八次地减去来自总线128的阶跃大小装入锁存器108，并将锁存器116和118调整归零。开关106和120然后都被触发。开关106于是将加结器110的输出接到锁存顺108的输入端上。开关120将乘法器126的输出接到锁存器118的输入端上。加法器114功能上类似于图2中的加法器32，有来自锁存器118的输入″in1″(图1)，和来自锁存器116的输入″in2″。乘法器112功能上类似于乘法器34，有代表控制输入乘二分之一的″X/2″。加法器122功能上类似于加法器36，这里正确的相位输入及时地由锁存器108的输出提供。波形发生器124功能上类似于波形发生器38，可包括用于产生纯正弦波的布尔逻辑或者只读存储器(ROM)。乘法器126功能上类似于乘法器40，并受代表公用乘法系数″β″的信号控制。对于每一加到锁存器108的时钟脉冲，加法器110将把阶跃大小加到由锁存器输出到加法器122的最终相位上。这对二十九个阶跃允许继续，然后在此从乘法器126读出输出，并且开关106和120被触发，由将零装入锁存器116和118而重复周期。
尽管中间计算结果经由相同的运算元件被重复循环，但是循环是不连续的，阶式的和数目上受控的，所以不等效于反馈。在硬件成本上的节省是对通过电路100的多路复用计算的主要推动。使用了在乐音采样之间不使用反馈。对每个乐音采样的每一开始进行锁存器116和118的调整归零防止了反馈。在乐音采样之间反馈的防止是本发明的关键性特征。
概括地说，本发明对每一控制器只使用一个固定的调制输入和一个固定的载波输入。控制器总是被分配给同一通道。每一通道总是有相同的控制器组。不同乐器的合成，例如由改变加到IC64的几个乘法器上的数值的数来完成的。
虽然本发明依据现在的优选实施方式作了说明，但是必须要明白，本公开不能被解释成界限制各种更替和修改，对所属领域的技术人员来说，在阅读了以上的发明之后，无疑地是明显的。因此，附加的权利要求被解释为覆盖所有的象属于本发明的真正精神和范围内的更替和修改。