数据信号传送的发射装置和接收装置 本发明涉及数字调频无线广播领域,图文信息按规约(或称帧结构)生成数据信号,数据信号通过信道传送的发射装置和接收装置,发射装置包括信息源和发射电路,接收装置包括接收电路和收信者。
图文信息传送的方法很多,如传真、电报、计算机网络、图文电视(电子报纸)等,把图文信息通过发射装置无线发射,用户利用专门的接收装置接收,则有目前广泛应用的无线讯呼系统,所有这些,其传送原理都相同,就是首先对图文信息进行编码,编码格式按规约(或称帧结构)执行,发射装置把编码产生的数据信号发射出去,专门的接收装置通过信道接收、译码,还原成图文信息并输出。不同的规约(或称帧结构)其发射装置和接收装置不同。《图像通信》一书(人民邮电出版社,1993年出版)有详细介绍。
由于现有的规约(或称帧结构)决定了现有发射装置和接收装置只能依次发射和接收图文信息,且发射装置和接收装置结构复杂、体积大、成本高。
本发明的目的是针对目前图文信息传送的缺陷,设计了一种特定的规约(或称帧结构),针对这种规约(或称帧结构),而专门设计的数据信号传送的发射装置和接收装置。
本发明是把多种图文信息按专门设计的规约(或称帧结构)进行编码,利用数字调频无线广播频段的一个频点,通过专门的发射装置把数据信号发射出去,专门的接收装置接收并输出、存储。
发射装置包括信息源和发射电路,信息源按规约(或称帧结构)对图文信息进行编码,并产生相应的数据,发射电路发射数据信号到信道中,其特征是信息源为计算机系统,图文信息经计算机系统编码产生异步并行输出数据,计算机系统与发射电路间还有数据缓冲系统,数据缓冲系统包括:
a·接收数据的双口存储器,双口存储器两块以上,数据经计算机
总线从一端写入双口存储器,从双口存储器的另一端读出数
据,两块以上的双口存储器写读交替进行;
b·控制往双口存储器写和从双口存储器读数据的现场可编程门阵
列(FPGA);
c·现场可编程门阵列(FPGA)由指令设置相应的逻辑电路,
计算机系统提供地控制信息、地址信息经现场可编程门阵列
(FPGA)产生写、读双口存储器数据的地址代码、写读信
号和控制信号;
d·现场可编程门阵列(FPGA)还由指令设置相应的并、串变
换逻辑电路,从双口存储器读出的数据输入现场可编程门阵列
(FPGA)进行并串变换;
e·现场可编程门阵列(FPGA)输出同步串行码流到发射电
路。
与数据信号传送的发射装置相应的接收装置,包括接收电路和收信者,其特征是接收电路还包括:
a·完成数据信号的混频、滤波、中频限幅放大、正交检波、静噪、
数据整形的频率键控(FSK)单片接收器,数据信号经谐振
放大器输入频率键控(FSK)单片接收器;
b·完成数据信号的时钟提取、码流同步、帧同步、页同步、提取
数字信息、通道信息、状态信息、进行纠错处理、最后完成串
并转换的现场可编程门阵列(FPGA),数据信号由频率键
控(FSK)单片接收器输入现场可编程门阵列(FPGA),
现场可编程门阵列(FPGA)由指令设置相应的逻辑电路;
c·单片计算机系统,数据信号经数据缓冲区,由单片计算机系统
控制图文信息的显示、打印和图文、控制信息的存储;
d·显示图文信息的显示系统;
e·输出图文信息的打印系统;
f·存储图文、控制信息的存储系统。
这种专门设计的规约(或称帧结构)对多种图文信息纠错编码、对数据交织编码,使发射装置和接收装置能同时发射和接收多种图文信息。大规模集成电路的采用,使得发射装置和接收装置结构简单,体积小、成本低。
图1是发射装置原理框图。
图2是接收装置原理框图。
图3是接收装置的另一原理框图。
本发明的最佳实施例结合附图说明如下:
发射装置:多种图文信息经计算机系统编码,产生异步并行输出数据到计算机数据总线,数据缓冲系统中的两块双口存储器IDT7132写读交替进行,即一块双口存储器IDT7132写入计算机数据总线的数据,另一块双口存储器IDT7132中的数据则读出到现场可编程门阵列(FPGA)PGA84,读入到现场可编程门阵列(FPGA)PGA84的数据进行并串变换,现场可编程门阵列(FPGA)PGA84由指令设置相应的并、串变换逻辑电路,现场可编程门阵列(FPGA)PGA84还由指令设置相应的逻辑电路,使由计算机系统提供的控制信息、地址信息经现场可编程门阵列(FPGA)PGA84产生写、读双口存储器数据的地址代码、写读信号和控制信号,数据经数据缓冲系统输出同步串行码流到发射电路。
接收装置:数据信号经谐振放大器输入频率键控(FSK)单片接收器MC3356,完成数据信号的混频、滤波、中频限幅放大、正交检波、静噪、数据整形,然后输入现场可编程门阵列(FPGA)EPF10K10,完成数据信号的时钟提取、码流同步、帧同步、页同步、提取数字信息、通道信息、状态信息、进行纠错处理、最后完成串并转换,现场可编程门阵列(FPGA)EPF10K10由指令设置相应的逻辑电路,数据信号经数据缓冲区,由单片计算机AT89C51系统控制图文信息的显示、打印和图文、控制信息的存储;
接收装置中的现场可编程门阵列(FPGA)、单片计算机系统、显示图文信息的显示系统中的控制电路、存储图文和控制信息的存储系统也可集成为一特制的大规模集成电路(ASIC)芯片。