使半导体沉积层平整的方法技术领域
本发明涉及一种使半导体沉积层平整的方法，尤其涉及一种依序用溅
射蚀刻法(sputter etching)及化学机械研磨法(chemical mechanical polishing，
CMP)处理半导体沉积层表面的方法。
背景技术
在科技日新月异发展的现代社会中，各式各样号称为高科技的电子产
品相继地融入现代人的生活中，使得现代人借助于这些电子产品来达到便
利生活的目的。所以，电子产品成为现代人日常生活中不可或缺部分。其
中，各种电子产品皆配置有不同的相应的集成电路(integrated circuit，IC)，而
IC是通过半导体制造工艺将晶体管、二极管、电阻器及电容器等电路元件
聚集于晶片(Die)上，形成完整的逻辑电路，以实现控制、计算或记忆等功
能，从而使电子产品发挥其功能并处理现代人的各种事务。这给人们的生
活带来极大的方便。
请参照图1A～1E，这些图是传统的半导体制造工艺中使半导体沉积层
平整的方法流程剖面图。首先，在图1A中，提供一基材12，基材12例如
是一晶片(wafer)，并在基材12上形成一氮氧化硅(SiON)层14。接着，在氮
氧化硅层14上形成一氮化硅(SiN)层16，并在氮化硅层16上对光致抗蚀剂
层18构图，如图1B所示。然后，去除暴露的部分的氮化硅层16及其下方
的部分氮氧化硅层14，接着去除部分基材12，以在基材12中形成多条浅
沟道(shallow trench)，如图1C所示。
已构图的光致抗蚀剂层18被去除后，用高密度等离子化学气相沉积法
(high density plasma chemical vapor deposition，HDP CVD)在基材12上形成
一半导体沉积层22，如图1D所示。半导体沉积层22覆盖氮化硅层16，并
填满上述浅沟道20，半导体沉积层22例如是二氧化硅(SiO2)层。在图1D
中，半导体沉积层22上设有多个突起的尖锐三角形，这些三角形结构与下
方的氮化硅层16相对应。各三角形结构具有一最高点A及一最低点B，最
高点A及最低点B之间具有一高度差(step height)。接着，用化学机械研磨
法(chemical mechanical polishing，CMP)使半导体沉积层22的表面平整，即
使用化学机械研磨机研磨半导体沉积层22的表面，使得半导体沉积层22
的表面更加平整，如图1E所示。
需要注意的是，由于图1D的半导体沉积层22上设有多个突起的尖锐
三角形，加上最高点A及最低点B的高度差通常很大，造成半导体沉积层
22的表面很不平整。因此，用化学机械研磨机研磨半导体沉积层22的速率
将降低，故而用化学机械研磨机研磨半导体沉积层22的研磨时间将延长，
这对半导体制造工艺的影响很大。所以，提高用化学机械研磨机研磨半导
体沉积层的速率及减少研磨时间是一个刻不容缓且急需解决的技术课题。
发明内容
据此，本发明要解决的技术问题是提供一种使半导体沉积层平整的方
法，该方法用溅射蚀刻法处理半导体沉积层的表面，可以提高后续的化学
机械研磨机研磨此半导体沉积层的效率。
为了解决上述问题，在本发明提出的使半导体沉积层平整的方法中，
首先提供一基材，接着，用高密度等离子化学气相沉积法(high density plasma
chemical vapor deposition，HDP CVD)在上述基材上形成一半导体沉积层。然
后，以一溅射蚀刻法(sputter etching)处理上述半导体沉积层表面。接着，用
化学机械研磨法(chemical mechanical polishing，CMP)使半导体沉积层的表
面平整。
在本发明提出的另一种使半导体沉积层平整的方法中，首先提供一晶
片；再在该晶片上形成一氮氧化硅层；然后，在氮氧化硅层上形成一氮化
硅层；接着，在氮化硅层上形成一已构图的光致抗蚀剂层；再去除暴露的
部分的氮化硅层及氮氧化硅层；然后，在晶片中形成多条浅沟道；接着，
去除已构图的光致抗蚀剂层；之后，用高密度等离子化学气相沉积法在基
材上形成一半导体沉积层，该半导体沉积层覆盖部分氮化硅层，并填满上
述浅沟道；接着，用溅射蚀刻法处理半导体沉积层表面。然后，用化学机
械研磨法使半导体沉积层表面平整。
附图说明
为使本发明的上述目的、特征、和优点能更明显易懂，下面将举一优
选实施方式并结合附图作详细说明：
图1A～1E为传统的半导体制造工艺中使半导体沉积层平整的方法流
程剖面图；
图2为依照本发明的优选实施方式的使半导体沉积层平整的方法流程
图；
图3A～3F为依照本发明的优选实施方式的使半导体沉积层平整的方
法流程剖面图；
图4为研磨速率与表面处理状况的关系曲线。
附图标号说明
12、112：基材
14、114：氮氧化硅层
16、116：氮化硅层
18、118：已构图的光致抗蚀剂层
20、120：浅沟道
22、122：半导体沉积层
具体实施方式
本发明提出的使半导体沉积层平整的方法，采用溅射蚀刻法处理半导
体沉积层表面的步骤，可以提高后续的化学机械研磨机研磨上述半导体沉
积层的速率。
请参照图2及图3A～3F，其中，图2为依照本发明的优选实施方式的
使半导体沉积层平整的方法流程图，而图3A～3F为依照本发明的优选实施
方式的使半导体沉积层平整的方法流程剖面图。首先，在步骤202中，提
供一基材112，基材112例如是一晶片(wafer)，并在基材112上形成一氮氧
化硅(SiON)层114，如图3A所示。接着，进行步骤204，用高密度等离子
化学气相沉积法(high density plasma chemical vapor deposition，HDP CVD)
在基材112上形成一半导体沉积层。
在用高密度等离子化学气相沉积法在基材112上形成一半导体沉积层
的步骤中，还可包括多个子步骤：首先，在氮氧化硅层114上形成一氮化
硅(SiN)层116，并在氮化硅层116上形成一已构图的光致抗蚀剂层118，如
图3B所示。接着，去除暴露的部分的氮化硅层116及其下方的部分的氮氧
化硅层114，并去除部分基材112，以在基材112中形成多条浅沟道(shallow
trench)120，如图3C所示。然后，去除已构图的光致抗蚀剂层118，并用高
密度等离子化学气相沉积法在基材112之上形成一半导体沉积层122，该半
导体沉积层122覆盖氮化硅层116，并填满上述浅沟道120，如图3D所示。
其中，上述半导体沉积层122例如是二氧化硅(SiO2)层。在图3D中，半导
体沉积层122上设有多个突起的尖锐三角形，这些三角形结构与下方的氮
化硅层116相对应。各三角形结构具有一最高点A及一最低点B，且最高
点A及最低点B之间具有一高度差(step height)。
半导体沉积层122被形成后，便进行步骤206，用溅射蚀刻法(sputter
etching)处理半导体沉积层122的表面，使得半导体沉积层122的表面可以
稍微平整些，如图3E所示。在图3E中，半导体沉积层122上所突起的三
角形结构各具有一最高点C及一最低点D。可以明显地看到，最高点C及
最低点D之间的高度差小于图3D中最高点A及最低点B之间的高度差。
需要注意的是，本发明亦可以使用氧气(O2)等离子、氩气(Ar)等离子、氮气
(N2)等离子或氧化二氮(N2O)等离子溅射半导体沉积层122的表面，以使半
导体沉积层122的表面略微平整。此外，高密度等离子化学气相沉积及溅
射蚀刻(sputter etching)可在高密度等离子化学气相沉积机中先后进行。
接着，进行步骤208，用化学机械研磨法(chemical mechanical polishing，
CMP)使上述半导体沉积层122表面平整，即使用化学机械研磨机研磨半导
体沉积层122的表面，使得半导体沉积层122的表面更加平整，如图3F所
示。
由于图3E的半导体沉积层122上所突起的三角形结构已用溅射蚀刻法
略呈平坦，图3E的最高点C及最低点D的高度差不大，致使用化学机械
研磨机研磨半导体沉积层122的速率提高许多，且缩短了研磨时间，从而
可维持半导体制造工艺的作业流畅性。甚至，还可延长化学机械研磨机的
使用寿命。
当用化学机械研磨机研磨未被溅射蚀刻法处理过的半导体沉积层时，
其研磨速率约为750(埃/分钟，/min)，如图4的X点所示。也就是说，化
学机械研磨机每分钟可以磨掉厚度为750()的半导体沉积层。当用化学机
械研磨机研磨被溅射蚀刻法处理过的半导体沉积层时，其研磨速率约为
2000(埃/分钟，/min)，如图4的Y点所示。也就是说，化学机械研磨机每
分钟可以磨掉厚度为2000()的半导体沉积层。所以，本发明的用溅射蚀刻
法处理半导体沉积层的表面的设计有利于提高化学机械研磨机的研磨效
率。
在本发明上述实施方式所披露的使半导体沉积层平整的方法中，用溅
射蚀刻法处理半导体沉积层表面，可以增加后续的化学机械研磨机研磨此
半导体沉积层的研磨速率。
综上所述，虽然本发明已以一优选实施方式披露如上，然而这并非是
对本发明的限定，任何所属领域的普通技术人员，在不脱离本发明的构思
和范围的前提下，可作出各种改动与润饰，因此本发明的保护范围应以后
附的权利要求书所界定的范围为准。