DC－DC转换器及其控制方法.pdf

一种DC－DC转换器(100)，具有开关电路(40)，该开关电路在高侧和低侧包括开关元件(41，42)，连接至所述开关电路(40)输出端子的电感(L51)，连接至所述电感(L51)的平波电容(C51)，向所述开关元件(41，42)提供开关脉冲的开关控制电路(10，20，30)，以及一个电路(70)。该电路(70)检测一种状态维持一预定的时间段，在该状态，位于高侧的开关元件(41)关闭，而位于低侧的开关元件(42)打开。在这种情况下，电路(70)强制关断位于低侧的开关元件(42)。

1.  一种DC-DC转换器(100)，包括：
第一开关元件(41)，连接在施加有第一电位的端子与第一中间端子之间；
第二开关元件(42)，连接在所述第一中间端子与施加有第二电位的端子之间；
第一电感元件(L51)，连接在所述第一中间端子与一个输出端子之间；
第一电容元件(C51)，连接在所述输出端子与所述施加有第二电位的端子之间；
一个脉宽调制控制电路(10，20，30)，其检测所述输出端子的电压，并且输出具有一脉冲宽度的脉冲信号，该脉冲宽度是根据所述输出端子的电压来确定的；
第一驱动电路(1，2，3，4，5)，其根据所述脉冲信号驱动所述第一开关元件和第二开关元件(41，42)；以及
第一跳脉冲检测电路(70)，其一旦检测到所述脉宽调制控制电路(10，20，30)停止输出脉冲信号达到预定的时间或更长，则关断所述第二开关元件(42)。

2.  如权利要求1所述的DC-DC转换器，进一步包括：
第一轻负载检测电路(60)，其一旦检测到所述第一电感元件(L51)中流过的电流变得等于或小于预定电流值时，关断所述第二开关元件(42)；
其中在所述第一轻负载检测电路(60)关断所述第二开关元件(42)之前，所述第一跳脉冲检测电路(70)关断所述第二开关元件(42)。

3.  如权利要求1所述的DC-DC转换器，其中所述第一跳脉冲检测电路(70)通过对与所述脉冲信号同步的第一时钟计数来检测所述脉冲信号的输出停止的时间段。

4.  如权利要求1所述的DC-DC转换器，其中所述第一跳脉冲检测电路(70)通过对与所述脉冲信号异步的第二时钟计数来检测所述脉冲信号的输出停止的时间段。

5.  一种DC-DC转换器(200)，包括：
第三开关元件(43a)，连接在施加有第三电位的端子与第二中间端子之间；
第四开关元件(43b)，连接在所述第二中间端子与施加有第四电位的端子之间；
第五开关元件(43c)，连接在所述施加有第三电位的端子与第三中间端子之间；
第六开关元件(43d)，连接在所述第三中间端子与所述施加有第四电位的端子之间；
变压器(TR1)，具有原边绕组，该原边绕组的两个端子分别连接到所述第二中间端子和所述第三中间端子；
第七开关元件(46a)，连接在所述变压器(TR1)的副边绕组的第一端子与施加有第五电位的端子之间；
第八开关元件(46b)，连接在所述变压器(TR1)的副边绕组的第二端子与所述施加有第五电位的端子之间；
第二电感元件(L51)，连接在所述变压器(TR1)的所述副边绕组的中间抽头与一个输出端子之间；
第二电容元件(C51)，连接在所述输出端子与所述施加有第五电位的端子之间；
一个脉宽调制控制电路(10，20，30)，其检测所述输出端子的电压，并且输出具有一脉冲宽度的脉冲信号，该脉冲宽度是根据所述输出端子的电压来确定的；
第二驱动电路(1，2，3，4)，其根据所述脉冲信号驱动所述第三开关元件到第八开关元件(43a，43b，43c，43d，46a，46b)；以及
第二跳脉冲检测电路(70)，其一旦检测到所述脉宽调制控制电路(10，20，30)停止输出脉冲信号达到预定的时间或更长，则关断所述第七开关元件和第八开关元件。

6.  如权利要求5所述的DC-DC转换器(200)，包括：
第二轻负载检测电路(60)，其一旦检测到所述第二电感元件(L51)中流过的电流变得等于或小于预定电流值时，关断所述第七开关元件和第八开关元件(46a，46b)；
其中在所述第二轻负载检测电路(60)关断所述第七开关元件和第八开关元件(46a，46b)之前，所述第二跳脉冲检测电路(70)关断所述第七开关元件和第八开关元件(46a，46b)。

7.  如权利要求5所述的DC-DC转换器(200)，其中所述第二跳脉冲检测电路(70)通过对与所述脉冲信号同步的第一时钟计数来检测所述脉冲信号的输出停止的时间段。

8.  如权利要求5所述的DC-DC转换器(200)，其中所述第二跳脉冲检测电路(70)通过对与所述脉冲信号异步的第二时钟计数来检测所述脉冲信号的输出停止的时间段。

9.  一种具有同步整流电路的DC-DC转换器(100)的控制方法，所述方法包括：
检测所述DC-DC转换器的输出电压并产生具有根据所检测到的输出电压确定的脉冲宽度的脉冲信号的步骤；
检测其中所述脉冲信号的输出停止的输出停止时间段的步骤；以及
当所述脉冲信号的停止输出时间段变得等于或长于预定时间段时，停止所述同步整流电路的操作的步骤。

DC-DC转换器及其控制方法
技术领域
本发明涉及一种DC-DC转换器及其控制方法。具体地，本发明涉及一种DC-DC转换器及其控制方法，该DC-DC转换器当负载变轻时，不产生从平波电路流向同步整流电路的逆向电流。
背景技术
在DC-DC转换器中，开关电路响应脉冲信号而导通和关断，间断地向电感元件供应DC电压。在某些情况下，这种DC-DC转换器采用同步整流方法，通过开关元件向负载供应返回电流，当电感元件没有供电时，该返回电流流入该电感元件。
图8所示为设想的同步整流型DC(直流)-DC(直流)转换器的电路结构的一个例子。该DC-DC转换器包括轻负载检测电路，其根据负载的大小关断同步整流开关元件。
在图8所示的DC-DC转换器中，控制电路10检测DC-DC转换器的输出电压Vout和基准电压E11的差，并将差电压Vd发送到比较器20。比较器20比较差电压Vd和对应于(例如，成比例)感应电流(从开关电路40流向电感L51的电流)的电流值的电压V1。当电压V1高于差Vd时，比较器20输出高电平信号，且当电压V1低于差电压Vd时，比较器20输出低电平信号。
具有恒定频率的时钟信号CLK从时钟电路1输出到D-型触发电路(以下称为D-FF)30。在时钟信号CLK的上升沿，D-FF30锁存供应给其数据输入端子(以下称为D端子)的电源电压VDD，并从其输出端子(以下称为Q端子)输出高电平信号。D-FF30由比较器20的高电平信号复位。于是，D-FF30继续从其Q端子输出高电平信号，从时钟信号CLK上升时直到比较器20的输出变为高电平。
当D-FF30的Q端子的输出变为高电平，通过电平偏移电路5，将ON电平(高电平)电压施加到开关电路40的高侧的N-MOSFET(N沟道MOSFET；MOSFET：金属氧化物半导体场效应晶体管)41。另一方面，被反向器2取反的OFF电平(低电平)电压和轻负载检测电路60的输出信号的逻辑“与”，通过“与”电路4施加到在低侧的N-MOSFET 42的栅极。因此，高侧的N-MOSFET 41导通，低侧的N-MOSFET 42关断。然后，电流从电源VCC流入电感L51并对平波电容C51充电。
当D-FF30的输出信号变为低电平，在开关电路40的高侧，OFF电平(低电平)电压施加到N-MOSFET 41的栅极。另一方面，被反向器2取反的ON电平(高电平)电压通过“与”电路4施加到在低侧的N-MOSFET 42。于是，高侧的N-MOSFET 41关断以及低侧的N-MOSFET 42导通。然后，电感L51中流动的电流流经低侧的N-MOSFET 42。
当D-FF30的Q端子的脉冲输出的脉冲宽度(高电平时段)增加时，在高侧的N-MOSFET 41的ON时段变长。而且，要从电源VCC供应到电感L51的能量增加，以及输出电压Vout增加。
当输出电压Vout增加时，控制电路10获得的差电压Vd减少，且比较器20输出的脉冲信号的脉冲宽度变宽。当脉冲信号的脉冲宽度变宽时，D-FF30复位的时段变长且从Q端子输出的脉冲的脉冲宽度变窄。因此，N-MOSFET 41的ON时段变短，且从电源VCC供应到电感L51的能量减少，所以输出电压Vout减少。
当输出电压Vout减少时，控制电路10获得的差电压Vd增加，且比较器20输出的脉冲信号的脉冲宽度变窄。当脉冲信号的脉冲宽度变窄时，D-FF30复位的时段变短且从Q端子输出的脉冲的脉冲宽度变宽。因此，N-MOSFET 41的ON时段变长。而且，从电源VCC供应到电感L51的能量增加，且输出电压Vout也增加。
以此方式，输出电压Vout汇聚在系统稳定的电平，于是获得稳定的输出电压Vout。
在图8所示的DC-DC转换器中，当负载小时，电感L51中流动的电流小。为了检测到这种情况并停止同步整流功能，即，为了关断N-MOSFET 42，设置轻负载检测电路60。
当负载轻时，负载电流减少，且对应于负载电流的电压V1也减少。这样，供应给组成轻负载检测电路60的比较器61的正输入端子(+)的电压信号V1减少为小于基准电压E61。因此，比较器61将低电平信号供应给“与”电路4，且“与”电路4控制低侧的N-MOSFET 42一直保持关断。于是，仅高侧的N-MOSFET 41导通和关断，且没有返回电流从电感L51逆向流出。于是，可以防止N-MOSFET 42的开关损失并节省要消耗的能量。
具有上述结构的DC-DC转换器，当负载从重变为轻时，具有在高侧的N-MOSFET 41持续关断且在低侧的N-MOSFET 42持续导通的风险。如果此状态继续，逆向电流从电感L51流向N-MOSFET 42。于是，N-MOSFET 42会损坏。
为了更具体地说明，当负载变小时，本来流向负载的电流开始流入平波电容C51。这样，输出电压Vout增加，且控制电路10输出的差电压Vd减少。因此，比较器20的输出持续保持在高电平且D-FF30继续复位。在这种状态下，D-FF30的Q端子持续输出低电平信号，跳过本来要输出的脉冲信号的输出。
因此，高侧的N-MOSFET 41保持关断，且低侧的N-MOSFET 42保持导通。
此处，如果轻负载检测电路60检测到负载变为低以及负载电流I1减少(如果比较器61输出低电平信号)，“与”电路4输出低电平信号且低侧的N-MOSFET 42关断。但是，由于轻负载检测电路60的时间常数大(一般，轻负载检测电路60的时间常数＞＞控制电路10的时间常数)以保证操作稳定性，关断N-MOSFET 42的控制被延迟。因此，高侧的N-MOSFET 41的状态为关断且低侧的N-MOSFET 42保持导通。在这种状态，在电感L51中存储的电磁能量产生的前向电流停止流动后，存储在平波电容C51中的电荷逆向流到N-MOSFET 42。在最坏的情况下，此逆向电流破坏N-MOSFET 42。
作为检测电源电路的输出电压的异常状态的方法，一种感测输出电压的脉冲波形并检测该波形的异常状态的方法是公知的。例如，该方法在未审查的日本专利申请公开出版物No.2005-210819中披露。
该方法检测脉冲宽度和脉冲波形的脉冲间隔，并检测电源的异常状态，该脉冲波形出现在平波电路之前的部分的输出端子处，即，开关电路的输出端子。此后，根据此方法的电路输出表示检测到的异常的异常状态检测信号。
但是，即使通过上述出版物公开的异常状态检测方法检测到图8的DC-DC转换器的输出电压的异常状态，低侧的N-MOSFET 42也只能在这种输出电压的异常状态发生后才被控制。于是，上述出版物公开的异常状态检测方法不能防止逆向电流。
发明内容
本发明用于解决上述常规问题。本发明的目的是提供一种DC-DC转换器及其控制方法，该DC-DC转换器当负载变轻时产生减少的逆向电流。
本发明的另一目的是提供一种DC-DC转换器及其控制方法，该DC-DC转换器可适应负载的变化。
为了实现以上目标，根据本发明第一方面的DC-DC转换器(100)包括：
连接在施加有第一电位的端子和第一中间端子之间的第一开关元件(41)；
连接在第一中间端子和施加有第二电位的端子之间的第二开关元件(42)；
连接在第一中间端子和输出端子之间的第一电感元件(L51)；
连接在输出端子和施加有第二电位的端子之间的第一电容(C51)；
PWM控制电路(10，20，30)，其检测输出端子电压，并输出具有基于所述输出端子电压确定的脉冲宽度的脉冲信号；
第一驱动电路(1，2，3，4，5)，基于所述脉冲信号驱动第一和第二开关元件(41，42)；以及
第一跳脉冲检测电路(70)，在检测到PWM控制电路已在预定时段或更长时间停止输出脉冲信号时，关断第二开关元件(42)。
所述DC-DC转换器可以具有第一轻负载检测电路(60)，在检测到在第一电感元件(L51)中流动的电流变为等于或小于预定电流值时，关断第二开关元件(42)。在该情况下，第一跳脉冲检测电路(70)可在第一轻负载检测电路(60)关断第二开关元件(42)以前关断第二开关元件(42)。
例如，第一跳脉冲检测电路(70)通过计数与所述脉冲信号同步的第一时钟，检测脉冲信号的输出停止的时段。可替换地，第一跳脉冲检测电路可通过计数与所述脉冲信号异步的第二时钟，检测脉冲信号的输出停止的时段。
根据本发明第二方面的DC-DC转换器(200)包括：
连接在施加有第三电位的端子和第二中间端子之间的第三开关元件(43a)；
连接在第二中间端子和施加有第四电位的端子之间的第四开关元件(43b)；
连接在所述施加有第三电位的端子和第三中间端子之间的第五开关元件(43c)；
连接在第三中间端子和所述施加有第四电位的端子之间的第六开关元件(43d)；
变压器(TR1)，具有原边绕组，原边绕组的端子分别连接到第二中间端子和第三中间端子；
连接在变压器的副边绕组的第一端子和施加有第五电位的端子之间的第七开关元件(46a)；
连接在变压器的副边绕组的第二端子和所述施加有第五电位的端子之间的第八开关元件(46b)；
连接在变压器的副边绕组的抽头和输出端子之间的第二电感元件(L51)；
连接在输出端子和所述施加有第五电位的端子之间的第二电容(C51)；
PWM控制电路(10，20，30)，检测输出端子电压，并输出具有基于所述输出端子电压确定的脉冲宽度的脉冲信号；
第二驱动电路(1，2，3，4)，基于所述脉冲信号驱动第三到第八开关元件(43a，43b，43c，43d，46a，46b)；以及
第二跳脉冲检测电路(70)，在检测到PWM控制电路已在预定时段或更长时间停止输出脉冲信号时，关断第七和第八开关元件(46a，46b)。
所述DC-DC转换器可包括第二轻负载检测电路(60)，在检测到在第二电感元件(L51)中流动的电流变为等于或小于预定电流值时，关断第七和第八开关元件(46a和46b)。在该情况下，第二跳脉冲检测电路(70)可在第二轻负载检测电路(60)关断第七和第八开关元件(46a和46b)以前关断第七和第八开关元件(46a和46b)。
第二跳脉冲检测电路(70)通过例如，计数与所述脉冲信号同步的第一时钟，或计数与所述脉冲信号异步的第二时钟，检测脉冲信号的输出停止的时段。
根据本发明第三方面的具有同步整流电路的DC-DC转换器(100)的控制方法包括：
检测DC-DC转换器的输出电压，并产生具有基于被检测的输出电压确定的脉冲宽度的脉冲信号的步骤；
检测脉冲信号的输出停止的输出停止时段的步骤；以及
当脉冲信号的输出停止的输出停止时段等于或比预定时段长时，停止所述同步整流电路的操作的步骤。
附图说明
通过阅读以下详细说明和附图可以使本发明的这些目的和其他目的和优点更明显，其中：
图1所示为根据本发明的第一实施例的DC-DC转换器的电路图；
图2A到2J为说明图1所示的DC-DC转换器的操作的时序图；
图3所示为根据本发明的第二实施例的DC-DC转换器的电路图；
图4A到4K为说明图3所示的DC-DC转换器的操作的时序图；
图5所示为跳脉冲检测电路的结构的另一例子；
图6所示为跳脉冲检测电路的结构的另一例子；
图7为绝缘DC-DC转换器的电路图；以及
图8为设想的DC-DC转换器的电路图。
具体实施方式
将参考附图说明根据本发明的实施例的电源电路。
(第一实施例)
如图1所示，根据本发明的DC(直流)-DC(直流)转换器(100)包括：控制电路10，比较器20，D型触发电路30(以下称为D-FF30)，开关电路40，平波电路50，轻负载检测电路60，跳脉冲检测电路70，时钟电路1，“非”电路2，“与”电路3，“与”电路4，电平偏移电路5，以及负载电流检测电路6。
控制电路10包括分压电路(电阻)R11和R12，高通电容C11，包括误差放大器11的积分电路，高通电容C12、和用于积分的电容C13，以及电阻R13和基准电源E11。
DC-DC转换器100的输出端子Tout连接到电阻R11的一端。电阻R11的另一端连接到电阻12的一端。电阻R12的另一端接地。高通电容C11连接在电阻R11的两端之间。电阻R11和电阻R12之间的连接节点连接到误差放大器11的反向输入端子(-)。电阻R11和电阻R12之间的连接节点连接到高通电容C12的一端。电阻R11和电阻R12之间的连接节点还连接到积分电容C13的一端。基准电源E11的正电压输出端子连接到误差放大器11的非反向输入端子(+)。基准电源E11的负电压输出端子接地。电阻R13的一端连接到电容C13的另一端。误差放大器11的输出端连接到电容C12的另一端和电阻R13的另一端。误差放大器11的输出端连接到比较器20的反向输入端(-)。
对应于(例如，成比例)负载电流I1的电压(电压信号)V1供应给比较器20的非反向输入端子(+)。比较器20的输出的信号供应给D-FF30的复位端子。比较器20的输出的信号还供应给组成跳脉冲检测电路70的D-FF71的数据端子D。
D-FF71、D-FF72和“与非”电路73检测到比较器20已在两个时钟周期或更长时间输出高电平复位信号。即，D-FF71、D-FF72和“与非”电路73组成电路，用于检测应从D-FF30定时输出的PWM信号，已经被连续遗漏(跳过)两个脉冲或更多。
D-FF71的Q端子连接到D-FF72的数据端子D。D-FF71的Q端子还连接到“与非”电路73的一个输入端。D-FF72的Q端子连接到“与非”电路73的另一输入端。
控制电路10、比较器20和D-FF30组成PWM调制电路。根据输出电压Vout和负载电流I1，所述PWM调制电路产生PWM(脉宽调制)信号以控制开关电路40的开关操作，使得可获得稳定的输出电压。
时钟电路1的时钟输出端子连接到D-FF30的时钟输入端子和D-FF71和D-FF72的时钟输入端子。将电源电压VDD施加到D-FF30的数据端子D。D-FF30的输出端连接到电平偏移电路5的输入端。而且，D-FF30的输出端连接到“非”电路2的输入端。“非”电路2的输出连接到“与”电路3。“与非”电路73的输出还连接到“与”电路3。
电平偏移电路5的输出端连接到N-MOSFET 41的栅极，其组成高侧开关元件。电平偏移电路5的控制端连接到N-MOSFET 41的源极。
将电源电压VCC施加到N-MOSFET 41的漏极。N-MOSFET 41的源极通过中间端子(连接节点)连接到N-MOSFET 42的漏极，其组成低侧开关元件。N-MOSFET 42的源极接地。“与”电路4的输出端连接到N-MOSFET42的栅极。
开关电路40的输出端，即，N-MOSFET 41的源极和N-MOSFET 42的漏极之间的连接节点(中间端子)连接到平波电路50中的电感L51(扼流线圈)的一端。电感L51的另一端连接到DC-DC转换器100的输出端子Tout。电感L51的另一端还连接到平波电容C51的一端。平波电容C51的另一端接地。输出端子Tout连接到负载且还连接到电阻R11的一端。
负载电流检测电路6包括：变压器，霍尔元件等。负载电流检测电路6输出对应于(例如，成比例)负载电流I1的电压(电压信号)V1。负载电流检测电路6的输出端连接到比较器20的非反向输入端子(+)。而且，负载电流检测电路6的输出端连接到轻负载检测电路60中的电阻R61的一端。电阻R61的另一端连接到电容C61的另一端，C61的一端接地。负载电流检测电路6的输出端子连接到比较器61的非反向输入端子(+)。基准电源E61的正电压输出端连接到比较器61的反向输入端子(-)。基准电源E61的负电压输出端接地。比较器61的输出连接到“与”电路4的另一输入端。
将参考图2A到2J说明具有上述结构的DC-DC转换器100的操作。
(1)重负载的情况
此处重负载是指需要组成开关电路40的N-MOSFET41和42都进行开关的重负载。
当图2A所示的时钟电路1输出的时钟信号CLK在时序T1上升时，D-FF30锁存电源电压VDD。通过锁存，D-FF30输出高电平的高侧栅信号GH(从Q端子输出的信号)，如图2B所示(此时，来自比较器20的复位信号COMP为低电平，如图2D所示)。电平偏移电路5将来自D-FF30的信令系统的高电平信号GH移动(转换)为驱动系统的高电平信号。电平偏移电路5将移动的信号供应给N-MOSFET 41的栅极。为此，高侧的N-MOSFET41导通。
同时，来自D-FF30的栅信号GH被“非”电路2取反为低电平信号。于是，“与”电路3关闭其门并输出低电平信号。而且，“与”电路4输出低电平的低侧栅信号GL，如图2C所示。于是，低侧的N-MOSFET 42关断。
因此，几乎与时钟信号CLK的上升同步，高侧的N-MOSFET 41导通。而且，几乎与时钟信号CLK的上升同步，低侧的N-MOSFET 42关断。
电流从电源VCC通过高侧的导通的N-MOSFET 41流向电感L51，以及负载电流I1开始增加，如图2E所示。负载电流检测电路6产生电压信号V1，其近似与负载电流I1成比例。负载电流检测电路6将电压信号V1供应给比较器20的非反向输入端子。
同时，在负载稳定的状态，控制电路10输出相对稳定的差电压Vd。供应给比较器20的反向输入端子的差电压Vd相对稳定。当对应负载电流I1的电压信号V1增加到大于差电压Vd时，比较器20输出高电平的复位信号COMP，如图2D所示。此输出的时序是T2。
响应此高电平的复位信号COMP，D-FF30复位以及将低电平(OFF电平)的高侧栅信号GH施加到高侧的N-MOSFET 41的栅极，如图2B所示。以及将高电平(ON电平)的低侧栅信号GL施加到低侧的N-MOSFET 42的栅极，如图2C所示。
因此，高侧的N-MOSFET 41关断，且低侧的N-MOSFET 42导通。如图2E所示，电感L51利用其中储存的电磁能量继续使负载电流I1通过导通的N-MOSFET 42流向负载。负载电流I1随着时间逐渐减小。然后，在电压信号V1变得小于差电压Vd的时序，比较器20输出的复位信号COMP变为低电平。
此后，每次时钟信号CLK上升时，重复上述操作。
在负载相对大的情况下，负载电流I1也大到一定程度且电压信号V1也相对大。因此，如图2F所示，供应给比较器61的非反向输入端的输入LLDIN大于由基准电源E11供应的基准电压LLDVTH的状态继续。于是，比较器61的输出信号LLD稳定地维持在高电平，如图2G所示。因此，高电平信号施加到“与”电路4的一个输入端，以保持“与”电路4的门打开。在这种情况下，“非”电路2的输出不变地供应到低侧的N-MOSFET 42。
而且，比较器20的输出在时钟信号CLK上升的时序稳定在低电平，如图2A和2D所示，以及D-FF71和D-FF72继续存储和输出低电平信号，如图2H和2I所示。输入“与非”电路73的信号Q1和信号Q2均为低电平。“与非”电路73输出高电平的信号PSD，如图2J所示。于是，将高电平信号供应给“与”电路3的一个输入端，以保持“与”电路3的门打开。于是，“非”电路2的输出不变地供应到“与”电路3的一个输入端。因此，由D-FF30的Q端子输出的信号的电压电平控制低侧的N-MOSFET 42的导通/关断。
以此方式，在重负载状态，开关电路40根据D-FF30输出的PWM信号执行开关操作。
(2)负载稳定地轻的情况
在负载轻且稳定在这种状态的情况下，负载电流比负载重的时候小。于是，电容C61的充电电压LLDIN变得小于比较器61的基准电源E61的电压LLDVTH。比较器61输出低电平信号。这样，“与”电路4关闭以及低电平信号恒定地供应给N-MOSFET 42的栅极。因此，N-MOSFET 42保持关断且仅高侧的N-MOSFET 41执行开关操作。结果是，负载电流减小以及同步整流停止。
以此方式，在轻负载状态，组成开关电路40的低侧的N-MOSFET 42一直关断。在轻负载状态，仅高侧的N-MOSFET 41根据D-FF30输出的PWM信号执行开关操作。
(3)重负载状态变化为轻负载状态的情况
例如，假设负载在图2所示的时序T3突然减少。
由于负载突然减少，输出电压Vout增加且误差放大器11输出的差电压Vd减少。同时，由于高侧的N-MOSFET 41的开关操作停止，负载电流I1减少以及电压信号V1也减少。因此，比较器20持续输出高电平的复位信号COMP，如图2D所示。D-FF30由此高电平的复位信号COMP复位，及其Q输出变为低电平。根据此信号，低电平的高侧栅信号GH供应给高侧的N-MOSFET 41的栅极，如图2B所示，另一方面，高电平的低侧栅信号GL供应给低侧的N-MOSFET 42的栅极，如图2C所示。这个高电平的低侧栅信号GL接通低侧的N-MOSFET 42。
因为低侧的N-MOSFET 42接通，负载电流I1一直流入电感L51。由于负载变轻，大部分负载电流I1变成平波电容C51的充电电流。于是，平波电容C51的充电电压增加。由于平波电容C51的充电电压增加，当电感L51靠近负载的一侧的电压变为高于电感L51靠近开关电路40的一侧的电压时，电流开始反向流动，如图2E所示。当反向电流(逆向电流)逐渐增加时，将给N-MOSFET 42很大压力。
同时，比较器20输出高电平信号之后，时钟信号CLK在时序T4上升。在这种情况下，不同于一般，D-FF71存储高电平的复位信号COMP，如图2D所示，信号COMP是从比较器20输出的，如图2H所示。
而且，当时钟信号CLK在时序T5上升时，D-FF71存储从比较器20输出的高电平的复位信号COMP。然后，D-FF72锁存D-FF71输出的高电平的信号Q1。
于是，如图2H和2I所示，D-FF71输出的信号Q1和D-FF72输出的信号Q2都变为高电平。于是，“与非”电路73的输出信号PSD变为低电平。于是，“与”电路3关闭，以及“与”电路3的输出从高电平变为低电平。
由于“与”电路3的输出变为低电平，低侧栅信号GL或“与”电路4的输出信号变为低电平。于是，低侧的N-MOSFET 42断开，且负载电流I1停止流动，如图2E所示。
即，当从比较器20输出的复位信号COMP在高电平保持对应两个时钟或更长的时段，D-FF30继续复位。于是，发生这种状况：脉冲宽度被调制的脉冲连续地不输出，直到总共遗漏两个或更多脉冲。当遗漏两个或更多脉冲时，跳脉冲检测电路70检测此遗漏并输出低电平信号PSD。由于低电平信号PSD，低侧的N-MOSFET 42断开。因此，不用跳脉冲检测电路70，在高侧的N-MOSFET 41断开且低侧的N-MOSFET 42接通的状态持续两个时钟信号或更长的情况下，电流从平波电容C51通过电感L51流向低侧的N-MOSFET 42。但是，利用跳脉冲检测电路70，由于低侧的N-MOSFET 42断开，防止了低侧的N-MOSFET 42被损坏。
(第二实施例)
根据第一实施例，跳脉冲检测电路70构造为根据与供应给D-FF30的时钟信号CLK相同的时钟信号来操作(构造为同步操作)。但是，跳脉冲检测电路70需要至少能检测D-FF30在一定时间或更长时间维持低电平信号而不输出原来应输出的脉冲信号(或D-FF30继续复位)。换言之，跳脉冲检测电路70的制造是任意的，只要它能直接或间接测量脉冲信号输出停止的时段。
例如，图3所示为DC-DC转换器200的例子，包括D-FF71、D-FF72以及跳脉冲检测电路70，与独立于控制D-FF30的时钟信号CLK1的时钟信号CLK2同步操作。
利用此结构，在比较器20的输出在时钟信号CLK2被输出两个时钟的时段持续为高电平的情况下，“与非”电路73的输出变为低电平。于是，N-MOSFET 42的输出断开。显然，利用图3的结构，在检测到负载变化时可以断开低侧的N-MOSFET 42。
图3所示的DC-DC转换器200的操作时序图示出在图4A到4K。图4A到4K的时序图与根据图2A到2J所示的第一实施例的时序图相同，除了D-FF71和D-FF72与时钟信号CLK2同步操作。
图5所示为组成跳脉冲检测电路70的D-FF71的输入信号是D-FF30的输出信号的例子。在图5所示的电路中，D-FF72的输入信号是D-FF71的输出信号。而且，图5所示的电路包括“非”电路74。“非”电路74的输入信号是时钟电路1的输出信号。D-FF71和D-FF72的时钟输入端子的输入信号是“非”电路74的输出信号。图1和图3所示的电路通过测量D-FF30复位的时段来测量D-FF30不输出脉冲的时段。但是，利用图5的结构，跳脉冲检测电路70直接测量D-FF30不输出脉冲的时段。然后，当跳脉冲检测电路70检测到持续某一时段的(两个时钟的时段)无输出，关闭“与”电路3。
图6所示为跳脉冲检测电路70由m级D-FF组成的例子。利用此结构，当脉冲在m时钟时段连续不输出时，跳脉冲检测电路70输出信号以断开低侧的开关元件。
本发明也可应用于如图7所示的绝缘DC-DC转换器300。
该DC-DC转换器切换包括4个N-MOSFET 43a到43d的桥电路43，其通过中间端子Tm1和Tm2利用两个驱动电路44a和44b桥连。通过此切换，DC-DC转换器300向绝缘变压器TR1的原边绕组W1供应{输入电压Vin(+)-输入电压Vin(-)}。DC-DC转换器300具有连接到平波电路50的副边绕组W2的中间抽头。DC-DC转换器300利用驱动电路45a和45b通过开关N-MOSFET 46a和46b来整流输入电压。DC-DC转换器300将整流的输入电压供应给平波电路50。
基于平波电路50的输出电压Vout和供应给平波电路50的负载电流I1，控制电路10、比较器20和D-FF30产生PWM信号。产生的PWM信号通过逻辑电路48、绝缘变压器TR2和DC分量删节电容CC供应给驱动电路44a和44b。PWM信号还通过逻辑电路49供应给驱动电路45a和45b。
检测到轻负载时，轻负载检测电路60将低电平信号通过“与”电路4供应给逻辑电路49。通过供应此低电平信号，轻负载检测电路60关闭组成逻辑电路49的“与”电路。然后，轻负载检测电路60指示副边侧的驱动电路45a和45b断开同步整流开关元件N-MOSFET 46a和46b。
在比较器20连续两个时钟或更长的时段输出高电平信号，跳脉冲检测电路70通过“与”电路4和逻辑电路49将低电平信号供应给驱动电路45a和45b。通过供应低电平信号，跳脉冲检测电路70断开在副边侧组成开关电路46的同步整流N-MOSFET 46a和46b。
利用此结构，当重负载变为轻负载时可能发生的连续遗漏(跳过)PWM信号可被检测到。当检测到任何跳过时，跳脉冲检测电路70断开同步整流N-MOSFET 46a和46b。通过这样做，跳脉冲检测电路70可防止电流从平波电容C51通过电感L51反向流向同步整流N-MOSFET 46a和46b。
图3、图5和图6所示的跳脉冲检测电路70的结构也可应用于图7所示的绝缘DC-DC转换器300。
根据上述实施例，开关电路40、部件43a到43d以及部件44a和44b由N-MOSFET组成。这不是唯一的，它们可以由P-MOSFET或其他类型的开关元件组成。
而且，功率源电压VCC和VDD可以不必是由外部供应的功率源电压，而是内部下降或上升的电压。即，功率源电压VCC和VDD是作为操作基准的通用电压。类似考虑接地电压，任意电压，如，芯片的接地电压、基板的接地电压、底盘的接地电压等，将作为电路的操作基准，可设置为接地电压。对于端子、节点等，不需要“物理的”端子，这种端子是一条线和另一条线在该处连接或一条线和另一条线在该处交叉。而且，上述实施例中的数值可任意改变。
上述电路的例子仅是例子，只要可实现相同功能，其结构可任意改变。
可以在不背离本发明的精神和范围的情况下，做出各种实施形式和改变。虽然已结合上述实施例说明了本发明，这些说明仅是示例性的，并非限制本发明的范围。本发明的范围由所附权利要求而不是实施例来限定。在本发明的权利要求及其等同的范围内做出的各种修改应包含在本发明的范围内。