修护集成电路上的故障的方法以及系统.pdf

本发明提供了一种用以修护集成电路装置的系统，其包含组态成定位集成电路装置的不良部分的检测逻辑电路、组态成功能性取代该不良部分的辅助集成电路构件以及组态成辨别接口位置的辨别逻辑电路。同时提供了一种用以修护集成电路装置的方法，其包含下列步骤：辨别集成电路装置的不良部分；切断现有的电路构件；以及加入辅助集成电路构件至该集成电路装置。

1.  一种修护集成电路装置的方法，该方法包含：
使用多个因素辨别一集成电路装置的不良部分以判断该不良部分的位置，该多个因素包含：
储存于一功能范围数据库中的一功能范围数据；
储存于一程序代码范围数据库中的一程序代码范围；以及
储存于一路由数据库中的一路由数据
使用该多个因素的至少之一以辨别组态成自该集成电路装置隔离该不良部分的至少一隔离点；
使用该多个因素的至少之一以辨别组态成电连接至现场可编程门阵列的多个连结点；以及
附接该现场可编程门阵列至该集成电路装置。

2.  一种修护集成电路装置的方法，该修护集成电路装置的方法包含：
辨别一集成电路装置的一不良部分；
切断现有的电路构件；以及
加入一辅助集成电路构件至该集成电路装置。

3.  根据权利要求2所述的修护集成电路装置的方法，其中该辨别包含存取集成电路配置数据。

4.  根据权利要求2所述的修护集成电路装置的方法，其中该辨别选自由分析程序代码范围数据、分析功能范围数据、分析电力消耗数据以及分析路由数据组成的族群。

5.  根据权利要求4所述的修护集成电路装置的方法，其中该分析程序代码范围数据包含处理逻辑叙述，其设计成辨别具有程序代码不良的增加机率的程序代码范围区域。

6.  根据权利要求4所述的修护集成电路装置的方法，其中该分析程序代码范围数据包含分析条件式指令结果以辨别具有程序代码不良的增加的机率的程序代码范围区域。

7.  根据权利要求4所述的修护集成电路装置的方法，进一步包含使用一集成电路分析装置提取功能范围数据以辨别具有程序代码不良的增加机率的功能范围区域。

8.  根据权利要求4所述的修护集成电路装置的方法，其中该分析包含根据高电力消耗判断不良的可能位置。

9.  根据权利要求2所述的修护集成电路装置的方法，其中该加入选自由电连接现场可编程门阵列、电连接特别应用集成电路以及电连接可编程门阵列组成的族群。

10.  根据权利要求9所述的修护集成电路装置的方法，其中该加入进一步包含编程该现场可编程门阵列以取代该不良部分。

11.  根据权利要求2所述的修护集成电路装置的方法，其中该切断包含于该集成电路装置上的第一组件以及第二组件之间产生电性开路。

12.  根据权利要求2所述的修护集成电路装置的方法，其中该辨别包含使用包含对应的多个轴的图形表现来评估多个因素的结合。

13.  根据权利要求12所述的修护集成电路装置的方法，其中该多个因素选自由电力消耗数据、功能范围数据、程序代码范围数据以及路由数据组成的族群。

14.  根据权利要求13所述的修护集成电路装置的方法，其中该评估进一步包含绘制对应该多个轴的每一个的该集成电路装置的位置点。

15.  根据权利要求14所述的修护集成电路装置的方法，其中具有包含不良部分的高机率的一集成电路装置的位置包含对应至相对于其它主要集成电路装置的位置为低的程序代码范围以及相对于其它主要集成电路装置的位置为低的功能范围的集成电路装置的一部分。

16.  一种修护集成电路装置的系统，该系统包含：
一检测逻辑电路，组态成定位一集成电路装置的一不良部分；
一辅助集成电路构件，组态成功能性取代该不良部分；以及
一辨别逻辑电路，组态成辨别一接口位置。

17.  根据权利要求16所述的修护集成电路装置的系统，其中该接口位置包含该集成电路装置上的多个连结点，该多个连结点用以连接该辅助集成电路构件。

18.  根据权利要求16所述的修护集成电路装置的系统，其中该接口位置包含一切断位置，可从该切断位置将该不良部分自该集成电路装置隔离。

19.  根据权利要求16所述的修护集成电路装置的系统，其中该辅助集成电路构件选自由现场可编程门阵列、特别应用集成电路以及可编程门阵列组成的族群。

20.  根据权利要求16所述的修护集成电路装置的系统，其中该检测逻辑电路使用多个因素以定位该不良部分。

21.  根据权利要求20所述的修护集成电路装置的系统，其中该多个因素之一选自由对应至该集成电路装置的配置数据、程序代码范围数据、功能范围数据、路由数据以及电力消耗数据组成的族群。

22.  根据权利要求21所述的修护集成电路装置的系统，进一步包含组态成提取该功能范围数据的一电路分析装置。

23.  根据权利要求21所述的修护集成电路装置的系统，进一步包含组态成提供功能范围数据的多个判定指令。

24.  根据权利要求21所述的修护集成电路装置的系统，进一步包含组态成辨别对应至该集成电路装置上的多个位置的程序代码范围数据的多个逻辑叙述。

25.  根据权利要求24所述的修护集成电路装置的系统，其中该多个逻辑叙述的部分包含分枝指令。

26.  根据权利要求16所述的修护集成电路装置的系统，进一步包含含有对应至该集成电路装置的性能信息的数据库。

27.  根据权利要求26所述的修护集成电路装置的系统，其中该性能信息选自由配置数据、程序代码范围数据、路由数据、功能范围数据以及电力消耗数据组成的族群。

修护集成电路上的故障的方法以及系统
技术领域
本发明主要涉及集成电路，特别是涉及一种使用辅助集成电路修护集成电路的方法以及系统。
背景技术
集成电路(IC)设计成包含以预定图案互相连结的主动与被动组件，如晶体管、二极管、电阻器以及电容器，以执行希望的功能。集成电路以及组件变得越来越复杂。于逻辑电路中，于一给定尺寸的晶片上的集成电路的逻辑单元与互连的数量已经实质上变多，其反应了半导体处理技术的改良。集成电路可包含，例如，功能强大的特定应用集成电路(ASIC)装置，设计成提供特定装置或应用种类的高度功能。
制造ASIC为设计成执行特定功能的逻辑芯片以实现特定应用的特定需求。藉由映像功能至由ASIC供货商提供的一系列预先设计与预先验证的逻辑电路而于单一硅晶片中实施该些设计。这些电路加入从诸如反向器、NAND、NOR、触发器与锁存器的简单的功能到诸如存储器阵列、加法器、计数器以及锁相回路的更复杂的结构。
集成电路亦可包含门阵列，具有于每一晶片上以行与列的方式排列的晶体管。制造此种结构的标准的程序包含制造多达五十万个晶体管，其包含二十五万个门于每一晶片上。每一个晶体管设置有亦可以行与列的方式配置的导电接触点。于执行包含例如增加导电层之后续处理步骤之后，测试完成的晶片。于某些情况中，若晶片上的任何装置有不良，该晶片将无法通过穷举测试并会被废弃。取而代之，藉由使用导电材料或多余的闸执行作用修护以重新连接非作用的逻辑电路亦或藉由增加所有需要的额外半导体与导电层以取代或修护非作用的部分而重新处理晶片。所有的这些方式会花费大量的时间以及金融资源。
因此，于业界中存在着目前未提及的需求以解决该以及其它缺点与不足。
发明内容
本发明的一实施例提供一种用以修护集成电路装置的系统与方法。概略地描述，上述系统的许多实施例之一可实施为用以修护集成电路装置的系统，此系统包含组态成定位集成电路装置的不良部分的检测逻辑电路；组态成功能性取代该不良部分的辅助集成电路构件；以及组态成辨别接口位置的辨别逻辑电路。
本发明的另一实施例亦可视为提供一种用以修护集成电路装置的方法。针对此方面，此种方法的许多实施例之一可广泛地由下列步骤所总结：使用多个因素辨别一集成电路装置的不良部分以判断该不良部分的位置，该多个因素包含：储存于一功能范围数据库中的一功能范围数据；储存于一程序代码范围数据库中的一程序代码范围；以及储存于一路由数据库中的一路由数据；使用该多个因素的至少之一辨别组态成自该集成电路装置隔离该不良部分的至少一隔离点；使用该多个因素的至少之一辨别组态成电连接至现场可编程门阵列的多个连结点；以及附接该现场可编程门阵列至该集成电路装置。
本发明的再一实施例亦可视为提供一种用以修护集成电路装置的系统，该系统包含：用以辨别一集成电路装置的不良部分的机构；用以判断该集成电路装置上的切断点以隔离该不良部分的机构；以及用以判断该集成电路装置上的多个连结点以连接辅助集成电路构件的机构。
本实施例可进一步视为提供一种用以修护集成电路装置的系统，该系统包含：组态成定位集成电路装置的不良部分的检测逻辑电路；组态成功能性取代该不良部分的辅助集成电路构件；以及组态成辨别接口位置的辨别逻辑电路。
本发明的又一实施例可进一步视为提供一种用以修护集成电路装置的方法，该方法包含辨别集成电路装置的不良部分；切断现有的电路构件；以及加入辅助集成电路构件至该集成电路装置。
本发明的其它系统、方法、特征以及优点对于本领域的技术人员来说在阅读了结合附图所作的详细说明后将变得更加清楚。所有此种额外的系统、方法、特征以及优点均应包含在此说明书内以及在此披露的范畴内，并且由本发明的权利要求所保护。
附图说明
参照附图可较佳了解此发明的许多态样。图中的构件并非绝对按比例绘制，重点在于清楚地描述本发明的原理。此外，于图中，类似组件符号标示数个图中对应的部件。
图1为本方法以及系统所使用的范例集成电路半导体晶片的示意性上视图。
图2为本发明的系统的范例实施例的方块图。
图3为使用反熔线技术连同本发明的方法以及系统的范例集成电路半导体晶片的部分剖面透视图。
图4A以及图4B分别为描述于闭状态与开状态中的范例熔线区域的上视图。
图5为描述集成电路晶片以及辅助集成电路之间的范例接口的方块图。
图6为描述用以备置集成电路晶片的方法的范例的方块图。
图7为描述范例不良分析映像的图。
图8显示对应至图7的不良分析图的表的方块图。
图9显示用以修护集成电路晶片的方法的另一范例实施例的方块图。
图10显示用以修护集成电路晶片的系统的又一范例实施例的方块图。
附图符号说明
100    集成电路晶片
101    基底
102    导电垫
104    数字逻辑电路构件
105    接触
106    探针垫
120    系统
122    检测逻辑电路
124    辅助IC构件
126    辨别接口位置的辨别逻辑电路
140    IC晶片
142    现场可编程门阵列(FPGA)
144    半导体门
146    通孔
148    反熔线层
160    熔线
162、163    端子
164    链接
166    缺口
180    IC晶片
182    时钟讯号
184    逻辑电路
186    时钟
188    数字锁相回路(DPLL)
190    辅助IC
192    辅助时钟讯号
194    逻辑电路
196    时钟讯号
198    互连
200，202，204    区块
220    不良分析映像
222，224，226    轴
228-232    映像区
250    表
252    区行
254    程序代码范围行
256    功能范围行
258    路由数据行
260    不良机率行
300    方法
302-310    区块
330    系统
332-336    区块
具体实施方式
已概述本发明的各种态样，接下来将详细参照于图中图解的本发明的说明。虽将结合附图描述此发明，然而绝非意图限制其至在此发明的实施例或诸实施例。相反地，本发明的目的在于涵盖包含于由权利要求所定义的披露的精神与范畴内的所有替代、变更以及等效。
参考图1所示，其为本发明的方法以及系统所使用的范例集成电路(IC)半导体晶片的示意性上视图。IC晶片100包含安置数个数字逻辑电路构件104的一基底101。探针垫106设置于IC晶片100上，使得数字逻辑电路构件104的总数不会有丝毫地降低或因为探针垫106的存在而最小限度地降低。导电垫102，其可为导电迹线的形式，连接于探针垫106以及数字逻辑电路构件104的接触105之间。
参考图2，其为系统的范例实施例的方块图。用以修护IC装置的系统120包含组态成定位IC装置的(诸)不良部分的检测逻辑电路122。检测逻辑电路122可利用多种因素，包含例如功能范围数据、程序代码范围数据、路由数据以及电力消耗数据等等。功能范围数据泛指设计于IC装置中的操作的功能。例如，包含用以执行相对于IC装置的其它部分的不相称地大量的操作的逻辑电路的IC装置的一部分系视为具有高功能范围。可使用例如电路分析装置或多重判定(assertion)指令等提供功能范围数据。依照此方式，具有高百分比的功能的区域视为具有高功能范围。
一般藉由测试程序行使或检查码行的有效程度判断程序代码范围数据。例如，考虑到如下列的四行情况(CASE)叙述：
always@(instruction)
case(instruction)
2’b00：decode＝2’b000
2’b01：decode＝2’b001
2’b10：decode＝2’b010
2’b11：decode＝2’b011
endcase
其中指令上的输入仅为三个情况：00、01以及10，而第四个情况11并不适用。则判断于此CASE中的有效程序代码范围为四分的三的情况，或百分的七十五(75％)。
路由描述提供增加的可存取性所需的额外的步骤而不产生与时序与信号完整性有关的额外性能问题。例如延伸电线以使反熔线(antifuse)能在不同的导体层之间进行适当的连结。执行路由以确保反熔线层与电线进行适当的接触。然而，延伸典型不超过总长的百分的十(10％)。通常于数据库或类似的数据文件中定义路由数据。
藉由测量直接进入装置内的电压以及电流判断晶片或系统层级的电力消耗数据。亦可由晶片供货商使用电子设计自动化(EDA)工具判断电力消耗数据。在本发明中可藉由监控双态触变(toggling)装置并测量装置中的交换电流而判断电力消耗数据。亦可使用其它的EDA工具来执行具有对应路由的电路上的电力消耗分析。
系统120进一步包含组态成功能性替代不良部分的辅助IC构件124。此外，系统120包含辨别接口位置的辨别逻辑电路126，其组态成辨别IC装置上辅助IC构件整合至IC装置的位置。另外，接口位置可辨别IC装置的不良部分应隔离之处。系统120可进一步包含含有对应至集成电路装置的性能信息的数据库。
参考图3，其为使用反熔线技术连同在此披露的方法以及系统的范例集成电路半导体晶片的部分剖面透视图。IC晶片140包含大量的半导体门(semiconductor gate)144。一或多个反熔线层148(例如使用反熔线技术所需者)包含在半导体门144之上。现场可编程门阵列(FPGA)142放置在IC晶片140上并利用通孔146以及反熔线材料148整合至IC晶片140的逻辑电路内。可接着编程FPGA 142以替代IC晶片140的不良部分的功能。反熔线材料组态成提供短路以在特别指定点产生电连结。虽然图3仅描述单一连结，FPGA 142是连接至各种闸144以及IC晶片140以取代IC晶片的不良部分。
除了使用反熔线技术产生短路而制造电连结外，亦可能需要将逻辑电路的不良部分自IC晶片140的电路隔离。可使用图4A以及图4B中所示的一个或更多熔线执行不良部分的隔离。图4A以及图4B分别描述于闭状态与开状态中的范例熔线区域的上视图。范例熔线160包含经由链接164连接的端子162与163。如图4A所示，链接164维持原状并于端子162与163之间产生闭合电路。当需要在端子162与163之间隔离以隔离一个或更多IC晶片的不良部分时，可破坏链接164的一部分进而产生缺口166。缺口166产生电性开电路，故电性隔离端子162与163。可使用多种方法破坏链接164，包含但不限于，电压电势产生的电流、激光或反熔线相关技术等等。
参照图5，其为描述集成电路晶片以及辅助集成电路之间的范例接口的方块图。IC晶片180包含经由时钟186产生的时钟讯号182同步化的逻辑电路184。辅助IC 190，其是以现场可编程门阵列(FPGA)显示，包含逻辑电路194并具有连接IC晶片180的逻辑电路184的互连198。由于辅助IC构件190的逻辑电路194与IC晶片180的逻辑电路184互连，它们应为了适当的操作而适当的同步化以避免系统时序问题。可藉由接收设置于辅助IC 190内的数字锁相回路(DPLL)188中的时钟讯号196实现同步化。数字锁相回路188接着产生由逻辑电路194接收的辅助时钟讯号192。依照此方式，逻辑电路194系与逻辑电路184适当地同步以防止时序相关的问题。
参照图6，其为描述用以备置集成电路晶片的方法的范例的方块图。该方法首先于区块200辨别IC晶片中的不良部分。使用例如包含功能范围数据、程序代码范围数据、路由数据以及电力消耗数据等等的多个因素来实现不良部分的辨别。本领域的技术人员将了解到可使用各种数据来判断不良部分的位置。于区块202在必要时切断对应不良部分的现有的电路构件。可使用潜在与一个或更多上的因素结合的逻辑映像(logic map)以判断可行的切断点。于区块204辅助IC构件系加入至IC晶片中以取代不良部分的功能。于一范例实施例中，辅助IC构件为现场可编程门阵列(FPGA)，其是经加入并编程以取代不良部分中所失去的功能。
IC晶片修护的主要原理包含切断现有的不良逻辑电路(亦称为切割)，并且连接辅助IC构件的替代逻辑构件，如FPGA。由于放置FPGA构件于整个晶片上的代价过高，有益地辨别可判断或预测IC晶片上的可能的功能不良的特定参数。可用以判断FPGA的可能的位置以修护IC晶片的多个因素包含但不限于程序代码范围、功能范围、路由数据，以及，于某些情况中电力消耗等等。
可以不良分析映像的形式最佳使用这些因素的结合。参照图7，其描述范例不良分析映像。不良分析映像220使用多轴配置，其中每一轴可代表该因素之一。例如，一轴针对程序代码范围226、一轴针对功能范围222以及一轴针对路由数据224。亦显示由A、B、C、D以及E所表示的映像区228-232，其基于诸因素的分析结合IC晶片上的不良机率用以较佳界定可能的结果。连同图7的不良分析映像，参照图8，其显示对应至图7的不良分析映像的表的方块图。该表250包含区行252，其列出于不良分析映像220上辨别出来的每一个映像区。程序代码范围行254辨别每一个经辨别的映像区的一般程序代码范围值。虽然所示的程序代码范围值仅限于两点的分辨率，在此发明的范畴与精神内可以更大的分辨率界定范围的值。功能范围行256辨别每一个经辨别的映像区的一般功能范围值。而路由数据行258辨别对应至每一个经辨别的映像区的一般路由数据。与程序代码范围值类似，亦可以比所示的更大的分辨率界定功能范围以及路由数据值。不良机率行260根据程序代码范围、功能范围以及路由数据因素的结合辨别每一个经辨别的映像区不良的机率。
可通过多种技术实现多个因素值的判断。例如，可使用组态成利用晶片逻辑电路的特别组态逻辑叙述集产生程序代码范围数据。可于多个排列中执行特别组态的分枝条件式指令集以发现与IC晶片的特定功能区域相关的程序代码范围。可使用例如特别设计的判定或使用验证逻辑语言以及监控器撷取出功能范围。可藉由分析逻辑映像判断路由数据，以及，当使用时，可使用电性、电磁、电容或热监控技术等等来判断电力消耗。
于个别区的分析中，A区具有低程序代码范围、低功能范围以及低路由数据值。这些因素的结合表示可能不良的较高机率，因为此结合可能暗示晶片的此部分为低或非作用者。B区，其呈现出低程序代码范围、低功能范围以及高路由数据值，可反映出具有时钟逻辑不良的机率的区域。C区，其具有低程序代码范围以及高功能范围，并非为有效的区因为有意义的功能无法没有支持码而存在。此区的另一可能的意义是此情况可能暗示从一个或更多因素中衍生而来的数据有误。D区，其呈现高程序代码范围以及低功能范围，具有可能不良的低机率，因为程序代码范围与功能范围之间的相关性。E区，其呈现高程序代码范围以及高功能范围，无论路由数据值为何，具有代表不良部分的非常低的机率，因为于高程序代码范围区域中的高功能范围是与正常运作的逻辑关联。具有包含不良部分的高机率的集成电路装置位置包含对应至相对于其它主要集成电路装置位置为低的程序代码范围以及相对于其它主要集成电路装置位置为低的功能范围的集成电路装置的部分。
参照图9，其显示用以修护集成电路晶片的方法的另一范例实施例的方块图。方法300首先于区块302中使用多个因素辨别IC晶片的不良部分。可藉由存取集成电路配置数据判断对应至多个因素的数据。如区块310中所示，因素包含但不限于功能范围数据、程序代码范围数据以及路由数据。可单独或例如使用不良分析映像结合分析这些因素。在辨别出IC晶片的不良部分之后，于区块304中辨别一或更多隔离点。隔离点用以自其余的功能部分隔离IC晶片的不良区域。隔离点的辨别亦可依靠与用来辨别不良部分的因素相关的信息。此外，可针对于区块302中辨别出的不良部分产生逻辑映像以正确地得知金属层的“切割(cut)”处以隔离IC晶片的不良部分。于区块306中辨别多个连结点，使FPGA得以于区块308中附接至IC晶片。多个连结点的辨别亦可依靠用来辨别不良部分的因素以及产生的逻辑映像。
可使用包含但不限于反熔线技术的技术以于连结点连接FPGA至IC晶片。相关的熔线技术，例如，可用来于区块304中辨别为隔离点的位置切割金属层。其它种类的不良逻辑电路亦可依照此方式使用FPGA进行功能性的修护。例如，可藉由使用于此的方法与系统整合FPGA而绕过诸如困于1(stuck-at-l)与困于0(stuck-at-0)的与程序相关的不良逻辑电路。依照此方式，芯片中的扫描链(scan chains)亦可用来指出不良的区域并且，可能地话，整合点。另外，可通过软件使用在预定位置嵌入IC晶片中的熔线与反熔线技术来执行连结或切割。
参照图10，其显示用以修护集成电路晶片的系统的另一范例实施例的方块图。系统330于区块332中包含用以辨别IC晶片的不良部分的机构。系统330亦于区块334中包含用以判断IC晶片上的切断点的机构。根据不良部分的互连，隔离不良部分可能需要辨别IC晶片上超过一个的点。系统330亦于区块336中包含用以判断辅助IC构件的多个连结点的机构。使用连结点以功能性整合辅助IC构件的逻辑电路至IC晶片的逻辑电路以取代不良部分中失去的功能。辅助IC构件可例如为FPGA。
本发明的实施例可于硬件、软件、固件或其的结合中实施。可于储存在存储器中并藉由适当指令执行系统执行的软件或固件中实施某些实施例。若于硬件中实施，可由下列技术或任何或一种结合实施替代实施例，这些在技术领域中皆为众所周知：具有用以根据数据讯号实施逻辑功能的逻辑门的离散逻辑电路、具有适当的结合逻辑门的特别应用集成电路(ASIC)、可编程门阵列(PGA)、现场可编程门阵列(PGA)等等。
应将流程图中的任何程序描述与区块认知为代表程序代码的模块、区段、或部分，其包含一或更多可执行的指令以实施特定逻辑功能或程序中的步骤，并且替代实施例包含于本发明的实施例的范畴内，其中可以与所示或所讨论的顺序不同的顺序来执行功能，包含取决于所涉及的功能的实质上同时或相反的顺序，此为本领域的技术人员可了解的。
方法以及系统亦可包含用以执行逻辑功能的可执行指令的顺序列表，其可于由指令执行系统、设备或装置所用或连同其一起使用的任何计算机可读介质中实现，指令执行系统、设备或装置例如为计算机应用系统、含处理器系统或其它可自指令执行系统、设备或装置取得指令并执行指令的系统。于此文件的背景中，“计算机可读介质”可为任何机构，其得以包含、储存、通讯、传导或运送由指令执行系统、设备或装置所用或连同其一起使用的程序。计算机可读介质可例如但不限于电子、磁性、光学、电磁、红外线或半导体系统、设备、装置或传导介质。计算机可读介质的更明确的范例(非详尽列表)可包含下列：具有一个或更多电线的电连结(电子)、便携式计算机盘片(磁性)、随机存取存储器(RAM)(电子)、只读存储器(ROM)(电子)、可擦除可编程只读存储器(EPROM或闪存)(电子)、光纤(光学)以及便携式光盘只读存储器(CDROM)(光学)。注意到计算机可读介质甚至可为可印刷程序于其上的纸张或另外的适当的介质，因为可通过光学扫描纸张或其它介质而电性捕获程序，并接着编译、翻译或若有必要以除此的外的适当方式处理，并接着储存于计算机存储器中。另外，本发明的范围包含将本发明的所示的实施例的功能体现于实施于硬件或软件组态的介质中的逻辑电路中。
应强调本发明的该实施例，尤其是任何所示的实施例，仅为实施的可能范例，仅提出以促进本发明的原理的清楚了解。可对发明的该实施例作出许多变异与更改而不实质上脱离本发明的精神与原理。所有此些更改与变异均应包含于此发明的范围以及本发明内并由本发明的权利要求保护。