用于静电放电保护的改善多晶硅－源区边界电场的结构.pdf

本发明公开了一种用于静电放电保护的改善多晶硅－源区边界电场的结构，包括多个多指并联的GGNMOS，在源区的多晶硅部分的中间段宽度一致，而两端宽度较大；多晶硅在场区的宽度比在源区的宽度大，且多晶硅宽度从源区到场区逐渐变大，这种结构可以改善GGNMOS结构中场区和源区交界处的电场分布，减少交界处的电流密度，提高GGNMOS保护结构在静电放电时的保护能力。

1、  一种用于静电放电保护的改善多晶硅-源区边界电场的结构，包括多个多指并联的GGNMOS，其特征是，在源区的多晶硅部分的中间段宽度一致，而两端宽度较大，多晶硅在场区的宽度比在源区的宽度大，且多晶硅宽度从源区到场区逐渐变大。

2、  根据权利要求1所述的用于静电放电保护的改善多晶硅-源区边界电场的结构，其特征是，所述多晶硅从源区到场区的部分的边缘是一斜线。

3、  根据权利要求1所述的用于静电放电保护的改善多晶硅-源区边界电场的结构，其特征是，所述多晶硅从源区到场区的部分的边缘是一折线。

4、  根据权利要求1所述的用于静电放电保护的改善多晶硅-源区边界电场的结构，其特征是，所述多晶硅从源区到场区的部分的边缘是一平滑曲线。

用于静电放电保护的改善多晶硅-源区边界电场的结构
技术领域
本发明涉及一种静电放电保护结构，特别涉及一种用于静电放电保护的栅极接地N沟道金属氧化物半导体结构。
背景技术
集成电路很容易受静电放电(ESD)破坏，为保护集成电路，一般在电路的输入输出端子或电源保护中都会设置静电保护电路以防止内部电路受损坏。栅极接地N沟道金属氧化物半导体(GGNMOS)是一种广泛使用的ESD保护结构，如图1所示；而且为保证一定的保护强度，一般都是采用多指并联(multi-finger)的形式，如图2所示。
而在ESD事件中，多指并联GGNMOS结构最容易在源区(active)和多晶硅(poly)的交界处发生损坏，即图3中双点划线园圈所示部分易发生损坏。其原因是，源区和和场区(field)间的存在段差，在发生静电放电时，段差台阶处的电场和电流很容易集中。
发明内容
本发明要解决的技术问题是提供一种用于静电放电保护的改善多晶硅-源区边界电场的结构，以减轻或削弱因GGNMOS源区和场区间的段差带来的源区和场区交界处的电场和电流过于集中的情形。
为解决上述技术问题，本发明对公知的用于静电放电保护的多指并联GGNMOS结构进行改进，使在源区的poly部分的中间段宽度一致，而两端宽度较大，poly宽度从field到active有一个缓变的过程，以增大边缘交界处的沟道长度。
本发明可以改善GGNMOS结构中场区和源区交界处的电场分布，减少交界处的电流密度，从而提高GGNMOS保护结构在静电放电时的保护能力。
附图说明
图1是公知的用于静电放电保护的GGNMOS电路结构；
图2是多指并联的GGNMOS布置图；
图3是图2中圆圈所示部分的放大图；
图4是本发明的一种实施例，其多晶硅过渡段的边缘为一斜线；
图5是本发明的另一实施例，其多晶硅过渡段的边缘为一折线；
图6是本发明的又一实施例，其多晶硅过渡段的边缘为一平滑曲线；
图7是图4所示实施例的布置图。
具体实施方式
下面结合附图对本发明作进一步详细的说明。
图4是本发明的一个实施例，为使多晶硅(poly)宽度从场区(field)到源区(active)有一缓变过程，将从field到active过渡段的poly边缘制作成一斜线，以增大边缘交界处的沟道长度，缓解交界处的电场和减小边缘处的电流密度，从而改善静电放电时场区和源区交界处电流过于集中的问题。本实施例的布置图如图7所示。
图5是本发明另一实施例，此实施例将过渡段的poly边缘制作成一折线，该折线可以是两段或多段，向多晶硅部分弯曲，而折线中每两段直线部分的夹角均大于90度，小于180度，较优的结构是，上述夹角大于150度，小于180度。
图6是本发明又一实施例，此实施例将poly边缘制作成一平滑曲线，该曲线向多晶硅部分弯曲。