栅压触发的静电放电保护电路.pdf

本发明公开了一种栅压触发的静电放电保护电路，包括N型金属氧化物缓冲(Nch Buffer)晶体管和一个二极管串，Nch Buffer晶体管栅极与二极管串中的一个二极管的阳极相连接，在静电放电发生时，二极管串会先于Nch Buffer晶体管导通产生偏压，可以供给Nch Buffer晶体管的栅偏压，从而触发Nch Buffer晶体管。本发明能使晶体管在静电放电发生时较快被触发开启，有较大电流释放能力，并能使开启均匀。

1、  一种栅压触发的静电放电保护电路，包括N型金属氧化物缓冲晶体管，其特征是，还包括一个置于内部电路前一级和接地线之间的二极管串；二极管串中每两个相邻的二极管的阳极和阳极首尾相接，其首部二极管的阳极与内部电路前一级相连接，尾部二极管的阴极与接地线相连；N型金属氧化物缓冲晶体管栅极与所述二极管串中的一个二极管的阳极相连接。

2、  根据权利要求1所述的栅压触发的静电放电保护电路，其特征是，所述二极管串的导通电压大于正常电压工作范围，小于所述N型金属氧化物缓冲晶体管的击穿电压。

3、  根据权利要求1所述的栅压触发的静电放电保护电路，其特征是，所述N型金属氧化物缓冲晶体管栅极与所述二极管串中的一个二极管的阳极相连接后，在静电放电发生导通时，提供的电压大于让所述N型金属氧化物缓冲晶体管栅极开启的电压，而在正常工作的电源电压范围内，提供的电压小于让所述N型金属氧化物缓冲晶体管栅极开启电压。

栅压触发的静电放电保护电路
技术领域
本发明涉及一种静电放电保护电路，特别涉及一种利用二极管串的静电放电保护电路。
背景技术
集成电路很容易受静电放电(ESD)破坏，一般在电路的输入输出端子或电源保护中都会设计有静电保护电路以防止内部电路受损坏，栅极接地N沟道金属氧化物半导体(GGNMOS)是一种广泛使用的保护结构，如图1。为保证一定的保护强度，GGNMOS一般都是用多指(multi-finger)并联栅极的形式，如图2。这种形式在ESD发生时由于不同位置晶体管到阱控制(guard-ring)的体电阻的不同会导致开启不均匀，如图3，在最中间的器件部分由于其离阱控制P+(guard-ring)最远，体电阻最大，最容易先于其他栅极指状并联的(Finger)器件开启。而如何在器件被破坏前尽可能均匀地让所有并联指状器件开启将很大程度决定保护的整体能力。
发明内容
本发明要解决的技术问题是提供一种栅压触发的静电放电保护电路，该电路能使并联指状器件开启均匀。
为解决上述技术问题，本发明在传统的采用GGNMOS用作ESD保护电路的结构中，增加一个二极管串做分压用，二极管串中每两个相邻的二极管的阳极和阳极首尾相接，二极管串置于内部电路前一级和接地线之间，其首部二极管的阳极与内部电路前一级相连接，尾部二极管的阴极与接地线相连；N型金属氧化物缓冲(Nch Buffer)晶体管栅极不再直接接地，而是与二极管串中的一个二极管的阳极相连接，该连接点为分压点，二极管串的级数设计要使其导通电压大于正常电压工作范围，而略小于Nch Buffer晶体管的击穿电压；分压点的设计要考虑在ESD发生导通时可以提供让Nch Buffer晶体管开启的电压，而在正常工作的电源电压范围内不足以提供Nch Buffer晶体管开启电压。
本发明利用级联二极管分压作栅压触发，能够使晶体管较快被触发开启，有较大电流释放能力，并能使开启均匀。
附图说明
图1是利用GGNMOS的静电放电保护电路示意图；
图2是NMOS布置图；
图3是NMOS断面示意图；
图4是本发明电路图，图中虚线表示未画出的二极管；
图5是本发明一个实施例的示意图。
具体实施方式
下面结合附图对本发明作进一步详细的说明。
本发明提供的电路如图4所示，在传统的采用GGNMOS用作ESD保护电路的结构中，在内部电路前一级和接地线之间增加一个分压二极管串，二极管串中每两个相邻的二极管的阳极和阳极首尾相接，其首部二极管的阳极与内部电路前一级相连接，尾部二极管的阴极与接地线相连；N型金属氧化物缓冲(Nch Buffer)晶体管栅极不再直接接地，而是与二极管串中的一个二极管的阳极相连接，该连接点为分压点，二极管串的级数设计要使其导通电压大于正常电压工作范围，而略小于Nch Buffer晶体管的击穿电压；利用分压点，可在ESD发生导通时提供让Nch Buffer晶体管开启的电压，而在正常工作的电源电压范围内不足以提供NchBuffer晶体管开启电压。
图5是本发明的一个实施例，该例中工作电压为5V。二极管导通电压为0.7V，二极管的级数为9级，则二极管串的导通电压为6.3V，而金属氧化物晶体管的击穿电压为7V；其中在分压点上有8级，在下有1级。这一级可使分压点的电压在ESD发生导通时可以提供Nch Buffer晶体管开启的电压(大约为0.5V)。
因此在ESD发生时，二极管串会先于Nch Buffer晶体管导通产生偏压，可以供给Nch Buffer晶体管的栅偏压，从而触发Nch Buffer晶体管。与传统的利用GGNMOS的静电放电保护电路中GGNMOS栅极一直接地的被动方式相比，本发明以主动方式给栅极提供偏压，使晶体管较快被触发开启，有较大电流释放能力，并能使开启均匀。
本发明不需要改变任何现有CMOS工艺，即可实现Nch Buffer开启的均匀和ESD保护能力的提高。