多相电源控制器及其方法.pdf

本发明涉及多相电源控制器及其方法。在一个实施例中，构造一种电源控制器从而使用多个斜坡信号以产生多个PWM控制信号。

1.  一种形成电源控制器的方法，包括：
构造电源控制器以形成多个PWM控制信号以控制由该电源控制器形成的输出电压；
构造该电源控制器以接收代表输出电压的值的反馈信号并且作出响应地形成代表输出电压与输出电压的期望值的偏差的第一误差信号；
构造电源控制器的第一PWM控制块以选择性地使用第一误差信号在第一时间段控制多个PWM控制信号中的第一PWM控制信号；以及
构造电源控制器的第二PWM控制块以选择性地使用第一误差信号在第二时间段控制多个PWM控制信号中的第二PWM控制信号。

2.  根据权利要求1所述的方法，其中构造电源控制器的第一PWM控制块以选择性地使用第一误差信号控制第一PWM控制信号的步骤包括构造第一PWM控制块以使用第一误差信号以设置第一操作状态，其中第一PWM控制块肯定第一PWM控制信号。

3.  根据权利要求2所述的方法，还包括构造电源控制器以接收反馈信号并且作出响应地形成第二误差信号，以及构造第一PWM控制块以选择性地使用第二误差信号以设置第一PWM控制块的第二操作状态，其中第一PWM控制块否定第一PWM控制信号。

4.  根据权利要求1所述的方法，还包括构造电源控制器以形成第二时间段，其中第一时间段的一部分与第二时间段的一部分相重叠。

5.  根据权利要求1所述的方法，其中构造电源控制器的第一PWM控制块以选择性地使用第一误差信号以及构造电源控制器的第二PWM控制块以选择性地使用第一误差信号的步骤包括构造第一PWM控制块以使用第一误差信号以设置第一PWM控制信号的第一状态以及构造第二PWM控制块以使用第一误差信号以设置第二PWM控制信号的第一状态，并且还包括构造电源控制器以接收反馈信号并且作出响应地形成第二误差信号以及构造第一PWM控制块和第二PWM控制块以使用第二误差信号以设置相应的第一PWM控制信号和第二PWM控制信号的第二状态。

6.  根据权利要求5所述的方法，还包括构造电源控制器的第三PWM控制块以选择性地使用第一误差信号以设置多个PWM控制信号中的第三PWM控制信号的第一状态并且使用第二误差信号以设置第三PWM控制信号的第二状态。

7.  一种电源控制器，包括：
被耦合以接收反馈信号并且作出响应地形成第一PWM调制器信号的误差电路；以及
多个PWM控制块，其中各个PWM控制块被构造成使用第一PWM调制器信号以形成PWM控制信号。

8.  根据权利要求7所述的电源控制器，其中误差电路被耦合以接收反馈信号并且形成第二PWM调制器信号，其中各个PWM控制块被构造成使用第一PWM调制器信号和第二PWM调制器信号以形成PWM控制信号。

9.  一种电源控制器，包括：
被耦合以接收反馈信号并且作出响应地形成第一和第二PWM调制器信号的误差电路；
第一PWM控制块，被构造成在第一时间段使用第一PWM调制器信号以设置第一PWM控制块的第一操作状态并且使用第二PWM调制器信号以设置第一PWM控制块的第二操作状态；以及
第二PWM控制块，被构造成在第二时间段使用第一PWM调制器信号以设置第二PWM控制块的第一操作状态并且使用第二PWM调制器信号以设置第二PWM控制块的第二操作状态。

10.  根据权利要求9所述的电源控制器，还包括第一比较器、第二比较器和构造成形成多个斜坡信号的斜坡发生器，其中第一PWM控制块选择性地将第一斜坡信号耦合到第一比较器以设置第一PWM控制块的第一操作状态并且将第一斜坡信号耦合到第二比较器以设置第一PWM控制块的第二操作状态。

多相电源控制器及其方法
技术领域
本发明一般地涉及电子装置，并且更具体地，涉及形成半导体装置和结构的方法。
背景技术
在过去，电子工业使用各种方法和结构以生产多相电源系统。典型的多相电源系统将电源系统的负荷划分成多个区域。电源控制器也被分成多个通道或相位。在一些情形中，各个相位被分配到负荷的具体区域。不同的相位具有功率开关以提供输入功率切换。脉宽调制器(PWM)电路提供可变工作循环PWM信号以控制用于各个相位的切换。所有相位被加到一起以产生单个输出电压。现有技术控制器的一个问题在于控制器内的组件中的偏移误差和不准确性。在通道或相位之间同等地分享负荷电流的能力受到在相应PWM电路和开关中的这些和其它变化的影响。例如，不同的PWM比较器可具有影响PWM工作循环和所产生的负荷电流的不同的偏移，无源组件例如斜坡电容器的数值的变化经常造成不同的斜坡斜度，并且斜坡经常具有不同的偏移。这种差异对负荷电流产生影响。因此，各个通道和相关无源与有源组件需要被构造成具有输送最大电流值而非平均电流值的尺寸。提高各个通道的电流输送潜力增加了功率晶体管、相关驱动器、无源组件和系统其它部分的尺寸，由此增加了电源系统的成本。
因此，期望实现一种形成多相电源系统和电源控制器的方法，该方法在各个相位或通道之间更加均等地分配负荷电流、降低开关的成本并且降低系统的无源组件的成本。
附图说明
图1示意性示出具有根据本发明的电源控制器的电源系统一部分的实施例；
图2示意性示出根据本发明的图1所示电源系统的功率级的一部分的实施例；
图3示意性示出根据本发明的图1所示电源控制器一部分的实施例；
图4为根据本发明的图1所示电源控制器的各个信号的曲线图；
图5示意性示出具有根据本发明的另一种电源控制器的另一种电源系统一部分的实施例；
图6示意性示出根据本发明的图5所示电源控制器第一部分的实施例；
图7示意性示出根据本发明的图5所示电源控制器第二部分的实施例；
图8示意性示出根据本发明的图5所示电源控制器第三部分的实施例；
图9为根据本发明的图5所示电源控制器的各个信号的曲线图；以及
图10示出包括根据本发明的图1或图5所示电源控制器的半导体装置的放大平面视图。
具体实施方式
为了简单和清楚地示意，在图中的元件无需按照比例示出，并且在不同图中的相同参考标记表示相同的元件。另外，为了简化描述，省略公知步骤和元件的描述和细节。如在这里所使用的，电流输送电极指的是装置的输送电流通过该装置的元件，例如MOS晶体管的源极或漏极，或者双极晶体管的发射极或集电极，或者二极管的阴极或阳极，并且控制电极指的是装置的控制通过该装置的电流的元件，例如MOS晶体管的栅极，或者双极晶体管的基极。虽然在这里将装置示意成某种N沟道或P沟道装置，本领域普通技术人员可以理解，根据本发明，互补装置也是可行的。本领域普通技术人员可以理解，如在这里所使用的表述“在...期间”、“在...的同时”和“当...时”并非确切表示一个动作在发生启动动作时即刻发生，而是在由初始动作引起的反应之间可能存在一些小的但是适当的延迟。
图1示意性示出电源控制系统10的一部分的实施例，该系统具有多相切换电源控制器25的一部分的实施例。系统10从在功率输入端子11和功率返回端子12之间施加的输入电压接收功率并且作出响应地在输出13和端子12之间形成输出电压。如将在后面进一步看出的，控制器25包括多个切换控制通道，这些切换控制通道用于形成多个切换控制信号，例如PWM控制信号，以调节输出电压。为了最小化在不同切换控制通道之间的变化和偏移，控制器25使用相同的误差放大器和比较器以控制各个切换控制通道。除了控制器25，系统10还包括由该多个切换控制信号控制的多个开关级。开关级的数量通常与切换控制通道的数量相等。该多个开关级包括第一开关级或开关17、第二开关级或开关16以及第N开关级或开关15。系统10还通常包括有助于最小化输出电压中的纹波的滤波电容器23。
图2示意性示出开关15的示例性实施例。开关15包括从控制器25接收切换控制信号的输入18，驱动器19，P沟道功率晶体管20，N沟道功率晶体管21和电感器22。这种开关级或开关是本领域普通技术人员公知的。开关16和17与开关15通常相同。
再次参考图1，控制器25在电压输入26和电压返回27之间接收功率。返回27一般被连接到端子12。控制器25还接收反馈(FB)输入31上的代表输出电压值的反馈(FB)信号。在一些实施例中，反馈网络可被用于从输出电压形成FB信号。这种FB网络是本领域普通技术人员公知的。FB信号还可代表电流而非电压或者可以存在多个FB信号。控制器25通常包括通道控制部分42，差分误差放大器39，基准发生器或基准37，以及内部调节器或调节器34。调节器34在输入26和返回27之间连接以接收输入电压并且在输出35上形成用于驱动控制器25的元件例如基准37，放大器39，或通道控制部分42的内部操作电压。
差分误差放大器39被可操作地构造成在输入40上从基准37的输出接收基准电压以及从输入31接收反馈信号，并且作出响应地形成差分误差信号，该差分误差信号包括倒相输出上的ON误差信号和同相输出上的OFF误差信号。放大器39被构造成形成相对于放大器39的共模电压具有第一极性的ON误差信号并且形成相对于共模电压具有第二极性的OFF误差信号。ON和OFF误差信号的极性关于共模电压彼此相反。在下面，这种状态被称为这两个信号是异相的。一般地，ON和OFF-误差信号的增益幅值基本相同但是在一些实施例中该增益可能不相同。本领域普通技术人员可以意识到，由于组件公差和其它变化，难以形成恰好一百八十度异相的信号，因此，ON误差信号和OFF误差信号可以从恰好一百八十度变化高达大约正或负百分之十并且仍被视为是基本上一百八十度异相的。因为放大器39是具有差分输出的差分放大器，ON误差信号和OFF误差信号响应于基准电压值和FB信号在放大器39的共模电压附近变化。共模电压的值通常是斜坡信号的最小值和最大值之间的某个值，将在下面描述该斜坡信号。共模电压的值优选地大致等于斜坡信号的平均值。这种差分误差放大器是本领域普通技术人员公知的。本领域普通技术人员知道，放大器39一般包括频率补偿网络，为了便于清楚地解释，其在图1中未被示出。
部分42包括多个控制逻辑块，其中各个控制逻辑块被构造成产生由控制器25产生的多个切换控制信号中的一个切换控制信号，例如PWM控制信号。每个控制逻辑块是部分42的各个切换控制通道或通道的一部分。在图1中示意的部分42的示例性实施例包括N个切换控制通道和具有第一PWM控制逻辑块或逻辑55、第二PWM控制逻辑块或逻辑56和第N个PWM控制逻辑块或逻辑57的N个PWM控制逻辑块。逻辑55在输出30上产生第一切换控制信号或PWM1，逻辑56在输出29上产生第二切换控制信号或PWM2，并且逻辑57在输出28上产生第N切换控制信号或PWMN。部分42还包括多相时钟发生器或时钟46，多通道斜坡发生器或斜坡47，多通道ON多路复用器或ON-Mux或Mux 48，多通道OFF多路复用器或OFF-Mux或Mux 49，ON比较器或比较器50和OFF比较器或比较器52。
图3示意性示出部分42的示例性实施例的一部分，该部分42包括斜坡47，Mux 48，Mux 49和逻辑55，56和57的示例性实施例。
时钟46产生多个非重叠时钟信号从而部分42的各个通道具有唯一的时钟信号。时钟46的时钟信号被称为时钟一(CK-1)，时钟二(CK-2)和时钟N(CK-N)。这种非重叠时钟发生器是本领域普通技术人员公知的。斜坡47包括用于部分42的各个通道的一个斜坡发生器。斜坡47的第一斜坡通道在输入65上接收CK-1并且包括电流源73，电容器74和放电晶体管75。如本领域普通技术人员所公知的，电流源73对电容器74充电从而产生斜坡一信号或斜坡一或斜坡-1，并且晶体管75能够将电容器74放电并且复位斜坡一信号或斜坡一或斜坡-1。类似地，第二斜坡通道在输入66上接收CK-2并且包括电流源70，电容器71和形成第二斜坡信号或斜坡二或斜坡-2的放电晶体管72。第N斜坡通道在输入76上接收CK-N并且包括电流源67，电容器68和形成第N斜坡信号或斜坡N或斜坡-N的放电晶体管69。Mux 48和Mux 49优选为模拟多路复用器以用于接收模拟斜坡信号并且将其多路传输到比较器50和52。逻辑55-57控制为比较器50和52的斜坡选择。Mux 48包括实现为MOS晶体管59，60和61的多个模拟开关。Mux 49也包括实现为MOS晶体管62，63和64的多个模拟开关。
逻辑55包括时钟锁存80，ON标志锁存或锁存81，OFF标志锁存或锁存87，PWM锁存或锁存100，AND(与)门82，85，91，94，95和96，OR(或)门92和101，反相器83，88和98，以及延迟元件(DE)84和90。延迟元件(DE)84和90与相应的反相器83和88以及相应的门85和91一起使用以形成在接收输入信号的负沿之后产生短脉冲的负沿探测器。该脉冲的宽度大致等于由延迟元件提供的延迟量。在优选实施例中，由延迟元件(DE)84和90提供的延迟量大致为十五纳秒。这种延迟元件和负沿探测器是本领域普通技术人员公知的。对于不同的逻辑种类或对于通过比较器50和52的不同的延迟量，该延迟量可以是不相同的。
逻辑56和逻辑57被构造成具有类似于逻辑55的逻辑元件。然而，由于逻辑55是部分42的第一通道，逻辑55包括用于保证锁存81和87在加电时被置位的元件(未示出)，并且逻辑56和57具有用于保证逻辑56和57的相应锁存在加电时被复位的其它元件(未示出)。时钟46也包括在复位操作期间迫使时钟一(CK-1)到时钟N(CK-N)变高的逻辑元件以保证逻辑55-57的所有PWM锁存在加电时被复位并且所有时钟锁存在加电时被置位。
如在下面进一步看出的，部分42使用在各个逻辑55，56和57之间传送的逻辑标志从而确定哪个通道是起作用的并且用于调节输出电压的值。因为存在两个比较器，部分42的通道使用两个逻辑标志。ON标志有助于选择哪个PWM锁存由比较器50进行控制并且OFF标志有助于选择哪个PWM锁存由比较器52进行控制。例如，锁存81存储用于逻辑55的ON标志并且锁存87存储用于逻辑55的OFF标志。类似地，锁存104存储用于逻辑56的ON标志并且锁存105存储用于逻辑56的OFF标志。具有ON标志的通道控制Mux 48从而为比较器50选择相应于该通道的斜坡信号。例如，如果逻辑56具有ON标志，则逻辑56控制Mux 48从而为比较器50选择斜坡-2。类似地，具有OFF标志的通道控制Mux 49从而为比较器52选择相应于该通道的斜坡信号。例如，如果逻辑57具有OFF标志，则逻辑57控制Mux 49从而为比较器52选择斜坡-N。
当ON标志或OFF标志从一个通道传送到下一个通道时，相应于该下一个通道的斜坡被耦合到相应比较器50或比较器52的输入。从而总是存在着在控制PWM信号的起始的通道和被施加于比较器50的斜坡之间的对应以及在控制PWM信号的终止的PWM通道和被施加于比较器52的斜坡之间的对应。门85的输出用于将ON标志从逻辑55传送到下一个通道。如果门85的输出变高，则逻辑55置位锁存104从而将ON标志传送到下一个通道，并且还复位锁存81从而逻辑55不再具有ON标志。当PWM锁存100被置位时或者如果逻辑55具有OFF标志并且比较器52被触发，则逻辑55将ON标志传送到下一个通道。类似地，锁存87保持用于逻辑55的OFF标志并且锁存105保持用于逻辑56的OFF标志。当锁存87的Q输出变高时，逻辑55具有OFF标志并且通过控制OFF-Mux 49的操作而控制哪个斜坡信号被施加到比较器52。门91的输出用于将OFF标志从逻辑55传送到下一个通道。如果门91的输出变高，则逻辑55置位锁存105由此将OFF标志传送到下一个通道。如果比较器52被触发或者如果CK-1变高并且PWM锁存100被置位，则逻辑55将OFF标志传送到下一个通道。
图4是示出控制器25在部分42操作期间的一些信号的曲线图。横坐标表示时刻并且纵坐标表示所示信号的渐增值。曲线120示出CK-1，曲线121示出CK-2，并且曲线122示出CK-N。曲线125示出斜坡-1，曲线126示出斜坡-2，并且曲线127示出斜坡-N。曲线128示出放大器39的ON误差输出并且曲线129示出放大器39的OFF误差输出。曲线132示出比较器50的输出51，曲线133示出比较器52的输出53，并且曲线134示出输出30上的切换控制信号。该描述参考图1到图4给出。
操作中并且假设锁存81和87如上所述在加电时被置位，在时刻T0，CK-1变高而CK-2到CK-N变低。通过使晶体管75将斜坡-1复位变低，高CK-1引起斜坡-1的产生。当CK-1变低时，晶体管75被禁止并且电流源73开始对电容器74充电以产生斜坡-1。高CK-1还置位时钟锁存80并且清除PWM锁存100。由于锁存81的Q输出已经变高，逻辑55具有ON标志并且通过控制ON-Mux 48的操作而控制将哪个斜坡信号施加到比较器50。锁存80和81变高迫使门82的输出变高。门82变高使得Mux 48的晶体管61选择斜坡-1通过Mux 48的输出54到比较器50的倒相输入。门82变高还通过反相器83迫使门85的输出变低从而逻辑55并不将ON标志传送到逻辑56。锁存87变高使得Mux 49的晶体管64选择斜坡-1通过Mux 49的输出58到比较器52的同相输入。锁存87变高还通过反相器88迫使门91的输出变低从而逻辑55并不将OFF标志传送到逻辑56。
逻辑55保持在该状态中直至或者比较器50的输出51变低以引起PWM1信号或者直至比较器52的输出53变高以将标志传送到下一个通道。输出51和53上的信号通常被称为PWM调制器信号，因为其表示由斜坡信号中的一个进行调制的误差信号。如果在没有比较器52触发并且迫使输出53变高时出现另一个CK-1脉冲，则逻辑55保持ON标志和OFF标志并且等待输出51变低或者输出53变高。
如果输出电压的值很高，则放大器39的ON输出也可能很高并且放大器39的输出可能很低。因此，在勾消ON误差信号之前斜坡-1勾消OFF误差信号的值，这迫使输出53变高。输出53变高迫使门94的输出变高，这对已被复位的锁存100没有影响。门94变高还迫使门92的输出变高，这将锁存87复位。锁存87的Q输出的低迫使边沿探测器在门91的输出上产生正向脉冲以置位锁存105。由此将OFF标志传送到逻辑56。锁存87的低还禁止晶体管64以从比较器52的正输入去除斜坡-1，然而，锁存105变高使得晶体管63能够将斜坡-2耦合到比较器52的正输入。下一个斜坡的值总是低于在前使用的那个斜坡的值。因此，在OFF标志被输送的时刻斜坡-2的值低于斜坡-1，因此，当斜坡被切换时比较器52的输出将被迫变低。门94变高还迫使门101的输出变高以将时钟锁存80复位。锁存80的低迫使门82的输出变低，从而使得边沿探测器从门85产生正脉冲并且置位ON标志锁存104。该正脉冲也将锁存81复位，这将晶体管61禁止并且将斜坡-1从比较器50分离。然而，锁存104变高通过门107启动晶体管60，以将斜坡-2耦合到比较器50。因此，逻辑55将ON标志和OFF标志传送到逻辑56。逻辑56保持在该状态中直至比较器50变低以产生PWM2信号或者直至比较器52变高以将该标志传送到下一个通道。锁存87的低还迫使门94的输出变低由此防止比较器52的下一个正输出将锁存100复位。注意从延迟元件90获得门94的输入以避免竞争状态。
如果输出电压值变低，来自放大器39的ON误差信号将低于OFF误差信号。这表明占线通道应该“开启”PWM信号。对于这种状态，斜坡-1将在通过OFF误差信号值之前通过ON误差信号值并且迫使输出51变低，如在时刻T2所示。从输出51变低迫使反相器98的输出变高，由此置位锁存100并且迫使输出30上的PWM1信号变高。从锁存100变低也迫使门101的输出变高，由此复位锁存80。从锁存80变低迫使门82的输出变低，由此触发边沿探测器并且在门85的输出上产生正向脉冲以置位锁存104并且将ON标志传送到逻辑56。从门82变低还迫使门96的输出在延迟元件84的延迟之后变低，由此防止比较器50的另一个转变值置位锁存100。来自门85的脉冲还复位锁存81，这将晶体管61禁止，由此将斜坡-1从比较器50分离，然而，锁存100保持置位并且PWM1保持变高。从锁存104变高使得晶体管60将斜坡-2耦合到比较器50。如果输出电压的值保持变低，则先前的CK-2脉冲已经保证锁存106被清除并且逻辑56的时钟锁存103被置位，因此，允许逻辑56产生与PWM1控制信号一起发生作用的PWM2控制信号。如果斜坡-2勾消ON误差信号，则比较器50的输出51再次变低并且置位逻辑56的锁存106并迫使输出29上的PWM2变高。注意从锁存106的变高将锁存103复位。
锁存87保持置位直至或者比较器52的输出变高或者产生将锁存87和100清除的另一个CK-1脉冲。如果斜坡-1的值继续增加并且通过OFF误差信号，则迫使输出53变高。从输出53变高在时刻T3迫使门94的输出变高以复位锁存100并且迫使PWM1变低。从门94变低还迫使门92的输出变高以复位锁存87。从锁存87变低迫使边沿探测器在门91的输出上产生正向脉冲由此将OFF标志传输到逻辑56。从锁存87变低还将晶体管64禁止以将斜坡-1从比较器52的正输入去除，然而，从锁存105变高使得晶体管63能够将斜坡-2耦合到比较器52的正输入。从锁存87变低还迫使门94的输出变低，由此防止比较器52的下一个正输出复位锁存100。该变低也防止锁存100为比较器52的所有触发器而被复位直至逻辑55接收到OFF标志。
在时刻T1，CK-2变高以引起斜坡-2的产生，如曲线121和126所示。从CK-2变高使得晶体管72启用并且将斜坡-2复位变低。当CK-2变低时，晶体管72被禁用并且电流源70开始对电容器71充电以产生斜坡-2。注意斜坡-2总是在前一斜坡-1被终止之前产生。如果逻辑56具有ON标志，如由被置位的锁存104所示的，则逻辑56可以在PWM1仍被肯定的同时肯定PWM2。
对于各个后继时钟信号继续该操作。如果其从ON比较器50接收信号则具有ON标志的逻辑块肯定相应的PWM信号，并且然后将ON标志传送到下一个逻辑块。如果其从比较器52接收信号，则具有OFF标志的逻辑块否定相应的PWM信号并且然后将OFF标志传送到下一个逻辑块。因此ON标志有助于在一段时间内肯定PWM信号并且OFF标志有助于否定该PWM信号并且终止该时间段。因此，可以看出，逻辑55被构造成选择性地使用ON误差信号以在第一时间段中控制PWM1并且逻辑56被构造成选择性地使用ON误差信号以在第二时间段中控制PWM2，并且该第一和第二时间段可以交叠。
为了为控制器25实现这种功能性，连接调节器34以在输入26和返回27之间接收功率。连接放大器39的倒相输入以从输入31接收反馈信号，并且连接同相输入40以从基准37接收基准信号。放大器39的倒相输出连接到比较器50的同相输入并且放大器39的同相输出连接到比较器52的倒相输入。比较器50的倒相输入连接到晶体管59，60和61的源极。晶体管61的漏极通常连接到斜坡-的输出79，晶体管75的漏极，电容器74的第一端子，源极73的输出，晶体管64的漏极。晶体管75的源极通常连接到电容器74的第二端子和返回27。晶体管75的门通常连接到时钟46的CK-1输出，锁存80的置位输入，锁存100的清除输入，以及门95的第一输入。晶体管61的门通常连接到ON-Mux 48的输入226，门82的输出，反相器83的输入和延迟元件84的输入。晶体管60的漏极通常连接到斜坡-2的输出78，晶体管72的漏极，电容器71的第一端子，源极70的输出，以及晶体管63的漏极。晶体管72的源极通常连接到电容器71的第二端子和返回27。晶体管72的门通常连接到时钟46的CK-2输出，锁存103的置位输入，锁存106的清除输入，以及AND门136的输入。晶体管60的门通常连接到ON-Mux 48的输入225，门107的输出，反相器108的输入和延迟元件138的输入。晶体管59的漏极通常连接到斜坡-3的输出77，晶体管69的漏极，电容器68的第一端子，源极67的输出，以及晶体管62的漏极。晶体管59的门连接到ON-Mux 48的输入224和逻辑57的锁存117的Q输出。晶体管69的源极通常连接到电容器68的第二端子和返回27。晶体管69的门连接到时钟46的CK-N输出和逻辑57的锁存109的置位输入。比较器52的同相输入通常连接到晶体管64的源极，晶体管63的源极和晶体管62的源极。晶体管62的门连接到OFF-Mux 49的输入227和逻辑57的AND门116的输出。晶体管64的门通常连接到OFF-Mux 49的输入229，锁存87的Q输出，反相器88的输入和延迟元件90的输入。晶体管63的门通常连接到OFF-Mux 49的输入228，锁存105的Q输出，反相器139的输入和延迟元件140的输入。源极7370和67的输入，连接到调节器34的输出35(图1)。锁存80的Q输出连接到门82的输入。锁存81的Q输出连接到门82的第二输入。锁存81的置位输入被连接以从逻辑57接收ON标志。反相器83的输出连接到门85的输入。元件84的输出通常连接到门85的第二输入和门96的第一输入。门85的输出通常连接到锁存81的复位输入和锁存104的置位输入。锁存80的复位输入连接到门101的输出。门101的第一输入通常连接到门95的第二输入，锁存100的Q输出和输出30。门101的第二输入通常连接到锁存100的复位输入，门94的输出和门92的第一输入。锁存100的置位输入连接到门96的输出。门96的第二输入连接到反相器98的输出，该反相器98的输入连接到比较器50的输出51。门92的第二输入连接到门95的输出。门92的输出连接到锁存87的复位输入。锁存87的置位输入被连接以从逻辑57接收OFF标志。反相器88的输出连接到门91的第一输入。门91的第二输入通常连接到元件90的输出和门94的第一输入。门94的第二输入连接到比较器52的输出53。门91的输出连接到锁存105的置位输入。
图5示意性示出电源控制系统155的一部分的实施例，该系统是在描述图1-4时解释的系统10的可替代实施例。系统155包括多相切换电源控制器158的一部分的实施例，该控制器是控制器25的可替代实施例。控制器158包括通道控制部分160，该部分是在描述图1-4时解释的部分42的可替代实施例。
在图5中示意的部分160的示例性实施例包括N个切换控制通道和N个PWM控制逻辑块，该控制逻辑块包括第一PWM控制逻辑块或逻辑165，第二PWM控制逻辑块或逻辑270，以及第N个PWM控制逻辑块或逻辑320。逻辑165在输出30上产生PWM1，逻辑270在输出29上产生PWM2，逻辑320在输出28上产生PWMN。部分160也包括多相时钟发生器或时钟163，加电复位电路或POR 315和运行探测电路或运行305。POR 315构造成探测来自调节器34的操作电压是否达到期望的操作电压值以及来自POR 315的输出的POR信号316是否变低。运行305具有运行信号166，该信号初始为低并且在POR信号316变低后某个时间段变高。该额外的时间段允许在释放整个系统155以开始操作之前逻辑165，270和320变化到稳定的操作状态。该额外时间段的长度由系统中的通道数目决定。该稳定操作状态也可由其它的逻辑驱动成不具有额外的时间段但是将延迟在正常操作期间逻辑的响应。为了在正常操作期间降低该延迟，在起动过程中使用更长的延迟。时钟163产生多个非重叠时钟信号从而部分160的各个通道具有唯一的时钟信号。时钟163的时钟信号被称为时钟一(CK-1)，时钟二(CK-2)和时钟N(CK-N)。这种非重叠时钟发生器是本领域普通技术人员所公知的。
该N个逻辑块并不全都是彼此相同的。所有逻辑块的内部逻辑都是相同的，只是第一逻辑块不同于该多个逻辑块的所有其它逻辑块的内部逻辑。然而，第N逻辑块并不接收其余逻辑块所接收的POR信号316。该差异通常用于保证逻辑块的正常初始化。所有其余9逻辑块通常使用相同的逻辑元件和结构并且典型的类似于逻辑270进行构造。如果只有两个通道或两个逻辑块，则第一逻辑块通常被构造成类似于逻辑165并且第二逻辑块被构造成类似于逻辑320。
图6示意性示出逻辑165的一部分的示例性实施例。
图7示意性示出逻辑270的一部分的示例性实施例。
图8示意性示出逻辑320的一部分的示例性实施例。该描述参考图5到图8。对于在图6中示意的示例性实施例，逻辑165包括NAND门167，168，207，219，217，212，173，176，178，187，223，194，195，200和202，NOR门211，209，171，210，170，177，179，174，191，192，193和201，反相器204，205，206，216，169，172，181和222，延迟元件或DE 218，延迟元件一或D1 182，延迟元件二或D2 184，延迟元件三或D3213，锁存208，175，186，180，190和PWM锁存203。DE-218类似于图3中的元件84。D1 182，D2 184，和D3 213类似于DE 218但是分别具有大约五十五纳秒、十纳秒。和十五纳秒的不同的延迟时间。逻辑165，270和320中的所有锁存为复位占优锁存。
逻辑270的逻辑元件与逻辑165相同，只是NAND(与非)门271用于逻辑165的类似的NAND门168。同样，反相器169和205以及逻辑165的NOR门170被省却并且NAND门271的相应输入被连接以接收标志信号183。此外，NOR门302用于逻辑165的NOR门192。同样，逻辑165的NAND门223被省去并且门302的相应输入被连接以通过反相器300接收运行信号166。
逻辑320的逻辑元件与逻辑270的逻辑元件相同。注意逻辑270的被连接以接收POR信号316的输入在逻辑320中被连接以接收信号166。
如将进一步看出的，部分160使用在各个逻辑165，270和320之间传送的逻辑标志从而确定哪个切换控制通道是有效的并且用于调节输出电压值。因为存在两个比较器，部分160的切换控制通道使用两个逻辑标志。ON标志有助于选择哪个控制逻辑块，并且因此哪个PWM锁存，被比较器50控制，并且OFF标志有助于选择哪个PWM锁存被比较器52控制。这两个标志均作为被称为标志信号的单独信号在被称为标志线的单独信号线上传送。标志信号的负转换传送ON标志并且正转换传送OFF标志。各个通道将具有ON标志和OFF标志的状态存储成多个锁存的状态。锁存190或298或350被置位表明相应的逻辑块具有ON标志。如果在相应的标志输入处存在高电平，锁存203或190，309或298，或363或350被置位表明相应的逻辑块具有OFF标志。具有ON标志的通道控制Mux 48以为比较器50选择相应于该通道的斜坡信号。类似地，具有OFF标志的通道控制Mux 49以为比较器52选择相应于该通道的斜坡信号。
当ON标志或OFF标志从一个通道传送到下一个通道时，相应于该下一个通道的斜坡被耦合到相应的比较器50或比较器52的输入。因此总是存在在控制产生PWM信号的通道和耦合到比较器50的倒相输入的斜坡之间的对应以及在控制终止PWM信号的PWM通道和耦合到比较器52的同相输入的斜坡之间的对应。当锁存190的Q输出变高时，逻辑165具有ON标志并且通过控制ON-Mux 48的操作而控制将哪个斜坡信号施加到比较器50。锁存180的输出用于将标志从逻辑165传送到下一个通道。如果，响应于比较器50变低，锁存180的输出变高，则锁存180变低以置位逻辑270的锁存298，由此将ON标志传送到下一个通道并且逻辑165也将锁存190复位。通道当置位PWM锁存203时或者如果PWM锁存203被复位，逻辑165将ON标志传送到下一个，逻辑165具有OFF标志，并且比较器52的输出变高。如果响应于比较器52变高锁存180的输出变高，如果逻辑270的锁存298或锁存309被置位则锁存180变低被逻辑270接收为OFF标志由此将OFF标志传送到下一个通道。如果比较器52被触发或者如果CK-1变高并且PWM锁存203被置位，逻辑165将OFF标志传送到下一个通道。逻辑270的锁存294，309和298类似于逻辑165的锁存180，203和190进行操作以将ON和OFF标志传送到下一个通道。同样，逻辑320的锁存339，363和350类似于逻辑165的相应的锁存180，203和190进行操作以将ON和OFF标志传送到下一个通道。
图9是示意在部分160操作期间控制器158的其中一些信号的曲线图。横坐标标示时刻并且纵坐标表示所示信号的渐增值。曲线245示出来自POR 315的POR信号316并且曲线246示出比较器52的输出53。曲线247示出运行信号166。曲线248示出CK-1，曲线249示出CK-2，并且曲线250示出CK-N。曲线253示出来自逻辑165的标志信号183，曲线254示出来自逻辑270的标志信号290，并且曲线255示出来自逻辑320的标志信号352。曲线259示出逻辑165的锁存190的输出，曲线260示出来自逻辑270的锁存298的输出，并且曲线261示出来自逻辑320的锁存350的输出。曲线263示出斜坡-1，曲线264示出斜坡-2，并且曲线265示出斜坡-N。曲线266示出放大器39的ON误差信号并且曲线267-21-示出放大器39的OFF误差信号。该描述参考图5到图9。
用于部分160的加电序列和初始化不同于部分42的(图1)初始化顺序。用于部分160的加电序列和初始化一个功能在于对控制逻辑排序以消除由随机逻辑状态产生的多余标志，当加电时可以设置该随机逻辑状态。在正常操作期间，应该存在一个ON标志和一个OFF标志。如将进一步看出的，当初始加电时，POR信号316变高并且运行305的运行信号166变低。当POR信号316变高时，在加电顺序中，时钟163将所有的时钟信号保持变高。由于所有的时钟信号变高，所有的斜坡47被复位由此迫使比较器50的输出变高并且比较器52的输出变低。高时钟信号和低斜坡信号有助于将逻辑165，270和320初始化成特殊的状态。为了完成逻辑165，270和320的正确初始化，在POR 315的输出变低时，时钟163开始顺序经历N个时钟信号的一个完整的循环但是保持时钟信号的输出变低，直至产生时钟信号的该第一循环的最后时钟信号的时刻。当在时钟信号的该第一序列中的最后时钟信号变高时，时钟163开始，产生所有的多相时钟信号。时钟信号的该序列由曲线248，249和250在时刻T0和T2之间示意。部分160被形成为将逻辑165初始化以具有ON标志和OFF标志，并且逻辑270和320被初始化成等待模式，以等待接收标志。
在时刻T0之前，加电，时钟163的所有时钟信号变高，POR信号316变高，并且运行信号166变低。逻辑165接收来自POR信号316变高输出并且迫使门210的输出变低。来自门210的低输出迫使门178的输出变高从而将锁存180复位。由于存在CK-1，来自门178变高输出并不置位锁存186。来自锁存180的低输出保证标志信号183变低从而逻辑270的锁存298被置位。来自锁存180的低输出也迫使反相器181的输出变高，由此复位锁存175。由于CK-1变高，反相器222变低，从而迫使通过门202向PWM锁存203传送高复位信号，由此保证PWM1变低。来自锁存180的低输出迫使门217的输出变高并且来自锁存203的低输出迫使反相器216的输出变高，由此迫使门219的输出变低。来自比较器52的输出53的低输出，通过反相器204，迫使门177的输出变低。来自门177的低输出和来自门219的低输出驱动门209的输出变高，由此复位锁存208。如将进一步看到的，来自逻辑320的信号352变低。来自信号352的低输出加上来自锁存186的低输出迫使门191的输出变高以置位锁存190。来自运行信号166的低输出迫使反相器205的输出变高，门170的输出变低，并且反相器169的输出变高。由于锁存190被置位，来自反相器169变高输出和来自锁存190变高输出迫使门168的输出变低并且门167的输出变高，由此迫使斜坡-1关闭信号113变高并且为比较器52选择斜坡-1。如将进一步看出的，相应的来自逻辑270的斜坡-2关闭信号114和来自逻辑320的斜坡-N关闭信号115变低并且对比较器52不产生影响。由于斜坡-1变低，比较器52的输出53也被迫变低。来自运行信号166的低输出迫使门187的输出变高，由此迫使门211的输出和信号110上的相应斜坡-1变低以从比较器50解除对斜坡-1的选择。如将进一步看出的，信号111上的相应斜坡-2以及信号112上的相应斜坡-N也被迫变低以从比较器50取消对斜坡-2和斜坡-N的选择。比较器50的倒相输入被形成为降低，而没有输入，因此，迫使比较器50的输出51变高。
由于逻辑165类似于信号352将信号183初始化成低信号，逻辑270以类似于逻辑165的方式被初始化。因此，锁存277，292，294，296，298和309以类似于相应锁存208，175，180，186，190和203的方式被初始化。因此，标志信号290也是低信号。然而，注意来自PWM锁存309的低输出迫使门281的输出变高，并且来自标志信号183的低输出迫使门271的输出变高，由此迫使门272的输出和斜坡-2关闭信号114变低。逻辑320以类似的方式被初始化，因为运行信号166是变低信号。因此，锁存328，341，339，349，350和363以类似于相应锁存208，175，180，186，190和203的方式被初始化。结果，标志信号352以类似于标志信号183的方式变低。此外，斜坡-N关闭信号115以类似于斜坡-2关闭信号114的方式被初始化成低信号。
在时刻T0，POR信号316变低并且迫使CK-1到CK-N变低，由此释放斜坡信号以开始增加。注意当时钟163开始顺序地形成非重叠时钟信号时，CK-1的负向边沿用作来自CK-1的第一脉冲的负向边沿。如上所述，时钟163构造成在时刻T0之后抑制时钟信号的形成直至在时钟信号的该第一循环中需要产生第N时钟信号。来自POR信号316的低输出迫使门210的输出变高并且门178的输出变低以从锁存180取消复位。由于锁存180已经被复位，来自门178的低输出也迫使门179的输出变高以置位锁存180。置位锁存180迫使标志信号183变高并且正向边沿将OFF标志传送到逻辑270。来自锁存180变高输出被耦合到门179但是对锁存180没有影响，这是因为门178的输出保持变低输出。来自锁存180变高输出也迫使反相器181的输出变低以从锁存175取消复位。
逻辑270的作用类似于逻辑165并且迫使标志信号290变高，以将OFF标志传送到逻辑320并且从锁存292取消复位。此外，因为逻辑270接收正标志信号183，逻辑270迫使门271的输出变低并且门272的输出变高，由此迫使斜坡-2关闭信号114变高以将斜坡-2耦合到比较器52。因为运行信号166仍然变低，逻辑320保持标志信号352变低并且保持向锁存341施加复位。然而，逻辑320接收从逻辑270正向标志信号290，由此迫使门323的输出变低，并且门322的输出以及相应斜坡-N关闭信号115变高。由于所有斜坡信号113，114和115变高，所有斜坡信号连接到比较器52的输入。还注意到所有斜坡信号基本以相同的速率增加并且形成基本相同的信号。
时刻T1，斜坡-1从放大器39的输出勾消OFF误差信号，从而迫使输出53变高。来自比较器52变高输出对逻辑165没有影响，因为运行信号166变低并且防止锁存190被复位，从而防止在标志信号183上产生脉冲。注意CK-2被抑制，如曲线249所示并且如上所述。因为逻辑270具有OFF标志，逻辑270响应于来自比较器52变高输出。标志信号183变高并且锁存298被置位，因此，来自比较器52变高输出53迫使门301的输出变低并且信号183迫使反相器300的输出变低以有助于驱动门302的输出变高并且复位锁存298。来自锁存298的低输出迫使门271的输出变高。因为PWM锁存309变低并且迫使门281的输出变高，来自门271变高输出迫使门272的输出变低，由此迫使斜坡-2关闭信号114变低并且使斜坡-2从比较器52脱离。来自比较器52变高输出还复位逻辑320的锁存350并且迫使门322的输出变低以迫使斜坡-N关闭信号115变低并且从比较器52去除斜坡-N。因此，Mux 49仅由逻辑165控制并且仅有斜坡-1被连接到比较器52。来自比较器52变高输出53也使得锁存292通过门288被置位。然而，逻辑320的锁存341未由高输出53置位，因为锁存341被保持锁存339复位的运行信号166保持复位。
在时刻T2，时钟163在时钟信号的第一循环中产生第N时钟由此释放时钟163的输出以将所有时钟信号耦合到部分160的其余部分。CK-N信号变高如曲线250所示，并且释放斜坡-N。CK-N随后变低以释放斜坡-N以开始充电。
在时刻T3，CK-1再次变高并且释放斜坡-1。斜坡-1被释放迫使比较器52变低。来自CK-1变高输出复位锁存186并且来自比较器52的低输出对逻辑165没有进一步的影响。然而，由于标志信号183变高，来自输出53的低输出迫使反相器310的输出变高，这与，来自锁存292变高输出一起，迫使门289的输出变低并且门291的输出变高。来自门291变高输出复位锁存294，由此迫使标志信号290变低。来自锁存294的低输出通过反相器295复位锁存292。复位锁存292迫使门291的输出变低，这再次通过门293置位锁存294并且再次迫使标志信号290变高。逻辑320接收标志信号290的负向边沿。因为锁存349已经被复位，来自信号290的低输出迫使门354的输出变高并且置位锁存350。因此，逻辑320现在有ON标志。
在时刻T4，CK-2变高并且复位斜坡-2。随后，CK-2变高并且释放斜坡-2以开始充电。CK-2信号对于逻辑165和逻辑320没有影响。然而，CK-2复位逻辑270的锁存296。斜坡-1继续充电并且最终在时刻T5从放大器39勾消OFF误差信号，由此迫使比较器52的输出53变高。来自输出53变高输出对于逻辑165或逻辑270没有影响。因为标志信号290变高，来自输出53变高输出通过门356和355复位锁存350。
在时刻T6，CK-N变高并且复位斜坡-N。随后，CK-N变低并且释放斜坡-N以开始充电。CK-N对逻辑165，270，或320没有影响。
在时刻T7，CK-1再次变高并且复位斜坡-1，由此迫使比较器52的输出53变低。随后，CK-1变低并且释放斜坡-1以开始充电。CK-1变低也是运行305的信号，部分160的初始化序列完成并且运行信号166变高。
因此，控制器158现在在正常操作模式中操作。运行信号166变高迫使锁存339的输出变高并且释放逻辑320以改变标志信号352的状态。CK-1变高输出保证逻辑165的锁存186和203被复位。因为锁存190被置位，运行信号166变高输出迫使门187的输出变低。高的运行信号也迫使反相器205的输出变低。门187的低输出和锁存203迫使门211的输出和信号110上的斜坡-1变高以将斜坡-1耦合到比较器50的输入。随后，时钟163将顺序地产生CK-2到CK-N信号并且复位斜坡信号以用于逻辑165，270和320。然而，ON标志和OFF标志被用于选择哪个逻辑165，270和320将使用比较器输出以控制PWM信号。
部分160现在在正常操作模式中进行操作并且被初始化以调节输出电压的值。当斜坡-1继续增加时，部分160响应于反馈信号的值，该信号值影响部分160的后续操作。假设输出电压变高电压从而OFF误差放大器信号比ON误差放大器信号更低，则斜坡-1继续增加直至其将OFF误差放大器信号勾消并且迫使比较器52的输出53在时刻T8变高。
在时刻T8，输出53变高迫使反相器204的输出变低，这通过门174将锁存175置位，并且迫使门193的输出变低，这通过门192复位锁存190。注意门192的其它输入变低，因为标志信号352和运行信号166均变高。复位锁存190迫使门187的输出变高，由此迫使门211的输出和信号110上的相应斜坡-1变低，以将斜坡-1从比较器50分离。复位锁存190还在D2 184的输出处引起延迟的低输出，从而通过门173和174，迫使锁存175的置位输入变低，并且迫使门168的输出变高，该输出被耦合到门167。因为由于锁存203被复位而迫使门167的其它输入变高，所以迫使门167的输出和相应的斜坡-1关闭信号113变低并且将斜坡-1从比较器52分离。将斜坡-1从比较器52分离引起比较器52的输入变低并且迫使输出53变低。输出53变低迫使反相器204的输出变高，因此允许通过门176和178将锁存180复位。复位锁存180迫使标志信号183变低并且将ON标志传送到逻辑270。逻辑270接收标志信号183的低输出，这迫使门297的输出变高并且置位锁存298从而将ON标志锁定到逻辑270中。复位锁存180还通过反相器181将锁存175复位。复位锁存175迫使门176的输出变高并且再次置位锁存180以迫使标志信号183变高，由此将OFF标志传送到逻辑270。因此，逻辑165已经将ON标志和OFF标志传送到逻辑270，而没有置位锁存203，因此，不产生PWM1控制信号。
因为逻辑270现在具有ON标志和OFF标志，逻辑270保持在该状态中，直至比较器50或比较器52的输出改变状态并且迫使逻辑270以刚刚关于逻辑165所描述的方式做出反应。只要输出电压保持变高电压，则该序列对于控制器158的各个逻辑块继续。
对于相反的情形，如果输出电压太低而非高，则OFF误差放大器信号比ON误差放大器信号更高，从而斜坡信号在勾消OFF误差放大器信号之前将ON误差放大器信号勾消。因此，斜坡-1勾消ON误差放大器信号，从而迫使比较器50的输出51变低。输出51变低迫使门201的输出变高以置位锁存203。注意门187的输出变低，这有助于门201的输出变低。置位锁存203迫使PWM1控制信号变高以便调节系统155的输出电压。由于标志信号352变高，置位锁存203还通过门193和192复位锁存190。置位锁存203还通过DE 213迫使反相器216的输出变低，门219的输出变高，并且门209的输出变低，以从锁存208取消复位。置位锁存203还迫使门211的输出和信号110上的相应斜坡-1变低，这将斜坡-1从比较器50分离。将斜坡-1从比较器50分离迫使比较器50的输出51变高。输出51变高迫使门171的输出变低，这通过门207置位锁存208。从锁存208变高迫使门210的输出变低，并且门178的输出变高，这复位锁存180。复位锁存180迫使标志信号183变低并且将ON标志传送到逻辑270。从信号183变低置位锁存298以锁定ON标志并且使得门299和279将斜坡-2耦合到比较器50。锁存180保持复位直至比较器52的输出53变高。应该指出，因为ON标志被传送到逻辑270，逻辑270能够响应于比较器50的输出51。因此，如果输出电压保持变低电压，则逻辑270能够产生PWM2控制信号并且重叠来自逻辑165的PWM1控制信号被保持时间的至少一部分。产生PWM2控制信号将ON标志传送到逻辑320，该逻辑也产生PWMN控制信号。因此，能够同时地肯定多个PWM控制信号。
斜坡-1继续增加直至勾消OFF误差放大器信号，这迫使比较器52的输出53变高。输出53变高通过迫使门200的输出变低并且门202的输出变高而复位锁存203。注意锁存190已经被复位，这迫使门195的输出变高。锁存203变低迫使PWM1控制信号变低。锁存203变低也被DE 213延迟并且迫使反相器216的输出变高。因为锁存180的输出变低，门217的输出变高，这迫使门219的输出变低。锁存203变低驱动门212的输出变高并且门167的输出和相应斜坡-1关闭信号113变低，由此将斜坡-1从比较器52分离。将斜坡-1从比较器52分离迫使比较器52的输出5变低3。当输出53变低时反相器204的输出变高并且门177变低并且门209的输出变高以复位锁存208。复位锁存208迫使门210的输出变高，门178的输出变低，并且门179的输出变高以置位锁存180。置位锁存180迫使标志信号183变高，再次将OFF标志传送到逻辑270。如果PWM锁存309被复位，则标志信号183变高和锁存298变高通过门271和272迫使斜坡-2关闭信号114变高，以将斜坡-2耦合到比较器52的输入。如果PWM锁存309被置位，则标志信号183变高能够复位锁存298，这迫使门299的输出变高。门299变高与锁存309的输出一起通过门272和281迫使斜坡-2关闭信号114变高。对于各个逻辑块响应于相应斜坡信号勾消OFF误差信号而否定PWM控制信号经对于各个逻辑块继续。
为了为控制器158促进该功能性，逻辑165的第一输入被连接以接收运行信号166，逻辑165的第二输入连接到比较器52的输出53，逻辑165的第三输入连接到比较器50的输出51，逻辑165的第四输入连接到标志信号352，逻辑165的第五输入连接到时钟信号CK-1，并且逻辑165的第六输入连接到POR 315的输出以接收POR信号316。反相器205的输入通常连接到门223的第一输入，门187的第一输入，并且连接到逻辑165的第一输入以接收运行信号166。反相器205的输出连接到门170的第一输入。反相器204的输入通常连接到门200的第一输入，门193的第一输入，以及逻辑165的第二输入以从输出53接收信号。门171的第一输入通常连接到门201的第一输入和逻辑165的第三输入以从输出51接收信号。门170的第二输入通常连接到门173的第一输入，门223的第二输入，门191的第一输入，门194的第一输入，以及逻辑165的第四输入以接收标志信号352。反相器222的第一输入通常连接到锁存186的复位输入和逻辑165的第五输入以接收CK-1。反相器222的输出连接到门202的第一输入。门202的第二输入连接到门200的输出并且门202的输出连接到锁存203的复位输入。锁存203的置位输入连接到门201的输出。锁存203的Q输出通常连接到逻辑165的第一输出以形成PWM1控制信号，门194的第二输入，门193的第二输入，门212的第一输入和DE 213的第一输入。DE 213的输出连接到反相器216的输入并且连接到门211的第一输入。门211的第二输入通常连接到门212的第二输入，门187的输出和门201的第二输入。门211的输出连接到逻辑165的第二输出从而在信号110上形成斜坡-1。门212的输出连接到门167的第一输入。门167的第二输入连接到门168的输出并且门167的输出连接到逻辑165的第三输出从而形成斜坡-1关闭信号113。门168的第一输入连接到反相器169的输出，该反相器169具有连接到门170的输出的输入。门168的第二输入通常连接到反相器172的输入，门173的第二输入和D2 184的输出。D2 184的输入通常连接到门187的第二输入，锁存190的Q输出和门195的第一输入。门195的第二输入连接到门194的输出。门195的输出连接到门200的第二输入。锁存190的置位输入连接到门191的输出并且锁存190的复位输入连接到门192的输出。门192的第一输入连接到门193的输出并且门192的第二输入连接到门223的输出。门191的第二输入连接到锁存186的Q输出。锁存186的置位输入通常连接到锁存180的复位输入，门178的输出和门179的第一输入。锁存180的置位输入连接到门179的输出。锁存180的Q输出通常连接到反相器181的输入，逻辑165的第四输出从而产生标志信号183，DE 218的输入和门217的第一输入。DE 218的输出连接到门179的第二输入。门217的输出连接到门219的第一输入并且门219的第二输入连接到反相器216的输出。门219的输出通常连接到门217的第二输入和门209的第一输入。门209的输出连接到锁存208的复位输入。门209的第二输入连接到门177的输出。门177的第一输入连接到门210的输出和门178的第一输入。门177的第二输入通常连接到门176的第一输入，门174的第一输入和反相器204的输出。门176的输出连接到门178的第二输入。门176的第二输入连接到锁存175的Q输出。锁存175的置位输入连接到门174的输出并且门174的第二输入连接到门173的输出。锁存175的复位输入连接到反相器181的输出。反相器172的输出连接到门171的第二输入。门171的输出通常连接到门207的第一输入和D1 182的第一输入。D1 182的输出连接到反相器206的输入，该反相器206具有连接到门207的第二输入输出。门207的输出连接到锁存208的置位输入。锁存208的Q输出连接到门210的第一输入。门210的第二输入连接到逻辑165的第五输入以接收POR信号316。
图10示意性示出在半导体芯片401上形成的半导体装置400的实施例的一部分的放大平面视图。控制器25在芯片401上形成。芯片401还可包括其它电路，为了简化附图这些电路未在图10中示出。利用本领域普通技术人员公知的半导体制造技术，在芯片401上形成控制器25和装置401。在其它实施例中，可在芯片401上形成控制器158而非控制器25。
根据如上所述，显然公开了一种新颖的装置和方法。在各个特征中，包括形成使用多个斜坡信号以形成多个PWM控制信号的多相PWM控制器。相同误差放大器和相同PWM比较器被用于所有的PWM控制通道。为所有的通道使用相同的误差放大器和相同的PWM比较器减小了偏移误差，由此提高了PWM控制器的准确性。降低偏移能够更加均等地在各个PWM相位之间分配负荷电流并且便于使用较小的功率开关和较小的无源组件，因此降低了开关和无源组件的成本，由此降低了系统成本。
虽然利用具体的优选实施例描述了本发明的主题，显然很多替代形式和改变对于半导体领域普通技术人员而言是明显的。例如，PWM通道的逻辑块利用优选逻辑实现方式进行示意，然而，各种其它逻辑组合可用于实现这种功能性，即为各个通道使用相同误差放大器和相同比较器，同时使用多个斜坡信号以形成多个PWM控制信号。虽然差分放大器被示意以形成第一和第二误差信号，其它公知的误差放大器电路可以用于形成两个误差信号。示例性实施例示出电路以控制输出电压，然而，除了或者并非电压，也可控制电流或功率。而且，单词“被连接”在全文中用于简化描述，然而，希望其具有与单词“耦合”相同的含义。因此，“连接”应该被解释为包括或者直接连接或者间接连接。