在半导体基底之中形成浅沟槽隔离物的方法 【技术领域】
本发明涉及集成电路(Integrated circuits；ICs)的制作技术，特别是有关于一种在半导体基底之中形成浅沟槽隔离物(shallow trenchisolation；STI)的方法，并藉此降低因蚀刻浅沟槽而产生的应力。
背景技术
在集成电路产业，浅沟槽隔离物已渐渐取代传统的局部硅氧化物(localsilicon oxidation；LOCOS)以当作改良的场隔离结构。通常浅沟槽隔离物制程技术，包括蚀刻半导体基底以形成浅沟槽，然后将绝缘物质填入上述浅沟槽之中，接下来利用化学机械研磨法(chemical mechanical polishing；CMP)以平坦化上述绝缘物质并形成浅沟槽隔离物。上述形成浅沟槽隔离物的步骤会在半导体基底的主动区域引起机械应力(mechanical stress)或热应力(thermal stress)，进而导致半导体基底的主动区域的差排或是缺陷位置。因此，将引起后续形成于半导体基底的晶体管等元件的源极/漏极区域产生高漏电路径(high leakage current path)，而降低半导体产品良率。
Thei等人的美国专利第6,350,662号揭露一种浅沟槽隔离物的形成方法，用来降低浅沟槽附近的缺陷，该方法是在蚀刻半导体基底以形成浅沟槽之后采用氮气回火方式进行大约30分至150分钟。藉此降低半导体基底内地缺陷、差排、半导体与氧化层之间界面补捉电荷的能力(Interface trap)、与应力。
Arghavani等人的美国专利第5,780,346号和第6,261,925号揭露在半导体基底中形成浅沟槽隔离物的方法。该方法是在半导体基底中蚀刻出沟槽后，将第一氧化物层形成于沟槽中。接着在含氮和氧的气体的环境下进行处理，且在回火程序后，于第一氧化物层和半导体基底间形成氮氧化物。然而，此氮氧化硅是在提高的温度下将氧化硅层氮化而形成。如此将增加制程复杂度与制程成本。
因此，需要提供一种在半导体基底之中形成浅沟槽隔离物的改良方法，藉以消除或降低在通过反应离子蚀刻的轰击而形成浅沟槽隔物的制程时所产生的应力。
【发明内容】
有鉴于此，本发明的目的在于提供一种在半导体基底之中形成浅沟槽隔离物的方法，此方法能够消除或降低在形成浅沟槽隔物的制程所产生的应力，而提高产品良率。
再者，本发明另一目的在于提供一种在半导体基底之中形成浅沟槽隔离物的方法，用来降低制程复杂度与制造成本。
根据上述目的，本发明提供一种在半导体基底之中形成浅沟槽隔离物的方法，其方法如下所述：
首先，在上述半导体基底表面形成一具有开口的硬罩幕，并经由上述开口蚀刻上述半导体基底以形成一浅沟槽；然后，在含氧化氮(NO)或氮气(N2)/氧气(O2)的环境下对半导体基底(如硅基底)进行回火，以在浅沟槽表面顺应地形成一氮氧化硅膜，用以做为避免源极/漏极的掺质扩散的阻障层；在此回火步骤中，暴露出的硅基底表面会发生氧化反应和氮化反应；接着，在上述硬罩幕表面形成一绝缘物质，以填入上述浅沟槽；其次，利用上述硬罩幕当作研磨停止层，并且平坦化上述绝缘物质后，去除上述硬罩幕，以露出上述半导体基底的上表面并留下一浅沟槽隔离物。
上述的半导体基底较佳的是在依序利用标准清洗液和去离子水进行预清洗后进行回火，所使用的标准清洗液例如为稀释的NH4OH/H2O2溶液(即SC1)或稀释的NH4OH/HCl溶液(即SC2)。
再者，较佳的是将上述的半导体基底在温度约800℃至1100℃下在含氧化氮或氮气/氧气的环境中回火2至15分钟。
再者，上述硬罩幕包括形成于半导体基底上表面的垫氧化层以及形成于上述垫氧化层表面的垫氮化层。
再者，上述浅沟槽的形成较佳的是利用非等向性蚀刻法，并且以含有HBr、Cl、CF4为反应气体而完成。
再者，上述绝缘物质是利用高密度等离子化学气相沉积法(HDPCVD)以完成。
再者，上述绝缘物质是采用化学机械研磨法或回蚀刻直至半导体基底的上表面和硬罩幕层大致共平面，以完成平坦化。
根据本发明在半导体基底之中形成浅沟槽隔离物的方法，在浅沟槽隔离物附近的应力能够被降低或消除，藉此能够提升半导体产品良率。此外，氮氧化硅膜111是做为阻障层，用以避免后续形成于主动区的源极/漏极的掺质往外扩散至浅沟槽110中的绝缘层。
【附图说明】
图1至图6是根据本发明实施例在半导体基底之中形成浅沟槽隔离物的制程剖面图。
【具体实施方式】
请参照图1，提供一由单晶硅构成的半导体基底100。接着，在含氧的高温(800℃至1000℃)环境下于上述半导体基底100表面成长厚度大约200埃至400埃的垫氧化层102。此垫氧化层102是用来加强后续形成的垫氮化层104与半导体基底100的间的黏着能力。接着，利用低压化学气相沉积法(lowpressure chemical vapor deposition；LPCVD)，并且导入SiH2Cl2与NH3等混合气体当作沉积反应源，以在上述垫氧化层102表面形成厚度大约1000埃至2000埃的垫氮化层104，上述沉积压力大约为0.1托尔(Torr)至1.0托尔，而沉积温度大约为700℃至800℃。
然后，利用传统的微影技术(lihthography)在上述垫氮化层104表面形成具有开口的光阻图案(photoresist pattern)(图中未绘示)，其次，利用反应性离子蚀刻法(reactive ion etching；RIE)经由上述光阻图案的开口，非等向性地(anisotropically)蚀刻上述垫氮化层104与上述垫氧化层102，以露出上述半导体基底100的上表面，并且形成具有开口108的硬罩幕106(hard mask)，此硬罩幕106如图1所示，由残留的垫氧化层102与垫氮化层104构成。接下来，去除上述光阻图案。
接着，请参照图2，利用含有HBr、Cl、CF4的蚀刻气体，并且采用适当的蚀刻机台经由上述硬罩幕108的开口106对上述半导体基底100进行蚀刻。在此步骤，可形成深度大约为3000埃至5000埃的浅沟槽110，却也因此在上述浅沟槽110的侧壁附近造成了因蚀刻步骤的等离子轰击所造成的机械应力。接着利用标准清洗液(standard clean solutions)，例如稀释的NH4OH/H2O2溶液(即SC1)或稀释的NH4OH/HCl溶液(即SC2)与去离子水结合，对半导体基底100进行清洗。
之后，请参照图3，在温度约800℃至1100℃下于含氧化氮(NO)的环境中，加半导体基底100中的浅沟槽110表面顺应地形成氮氧化硅膜111，其厚度大约为20埃至30埃左右。形成该氮氧化硅膜111的时间约为2至15分钟。此回火制程是用以降低或移除由蚀刻浅沟槽110所引起的应力。
接着如图4所示，利用高密度等离子化学气相沉积法(high densityplasma pressure chemical vapor deposition；HDPCVD)，并且采用四乙基硅酸盐(tetra-ethyl-ortho-silicate)与臭氧(ozone)为反应气体以在上述浅沟槽110形成由二氧化硅材料构成的绝缘物质112。另一方面，也可以采用硅烷与氧气的混合气体取代上述四乙基硅酸盐与臭氧的混合气体。
然后，请参照图5，利用上述硬罩幕106当作研磨停止层(polishing stoplayer)，并且利用化学机械研磨法平坦化上述绝缘物质112，以留下上表面与上述硬罩幕106略为等高的绝缘物质112a。
接着，请参照图6，利用氢氟酸溶液(hydrofluoric acid solution)以去除垫氧化层102，再以热磷酸溶液去除垫氮化层104，直到露出上述半导体基底100的上表面为止。在此湿蚀刻步骤，上述绝缘物质112a亦会有所损耗而留下绝缘物质112b。
根据本发明在半导体基底之中形成浅沟槽隔离物的方法，在浅沟槽隔离物附近的应力能够被降低或消除，藉此能够提升半导体产品良率。此外，氮氧化硅膜111是做为阻障层，用以避免后续形成于主动区的源极/漏极的掺质往外扩散至浅沟槽110中的绝缘层。
再者，与传统方法不同的是，本发明不需要第一氧化层，因此制程复杂度与制造成本得以降低。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟悉此项技艺者，在不脱离本发明之精神和范围内，当可做些许更动与润饰，因此本发明之保护范围当视权利要求书范围所界定者为准。