具有低时滞和低干扰的数模转换器 相关申请交叉参考
本申请要求获得申请号为No.2003-04627，申请日为2003年1月23日，在韩国知识产权局申请的韩国专利申请的权益，其公开的内容在此引入作为参考。
【技术领域】
本发明涉及数/模(D/A)转换器，更具体地涉及具有低时滞(skew)和低干扰(glitch)的数/模转换器。
背景技术
通常，通常获得对应于多个输出源的电流输出总量的电压值来执行数/模转换，所述多个输出源由以数字信号控制导通/关断的开关所控制。此时，单个的电流源分别根据数字信号地一个加权值而分别具有不同的输出电流量。例如，在4位(bit)数/模转器中，从相应于最低有效位(LSB)和最大有效位(MSB)的电流源输出的电流至少在量上至少两倍或者更大的差异。在切换在电流量上具有上述差异的电流源时，电流源产生的电流量越大，他们的切换响应速度就变得越慢。为了解决这个问题，产生大电流量的大电流源就本应该具有一个低的内电阻。因此，当构成数模转换器的电流源的数量增加时，切换用于MSB的电流源的接通/关断的开关的电阻应当变得更低。
图1是一个用以解释数模转换器的操作原理的示意图。
在图1中表示的数模转换器在原理上涉及具有电流单元11，12，13和14；电流开关21，22，23和2和一个负载电阻30的4位数模转换器。
电流单元11-14每个都具有一个基于其加权值的不同电流输出量。例如，电流单元11-14分别输出电流量为10mA，20mA，30mA，和40mA。电流开关21-24响应数字信号D1，D2，D3，和D4，并且选择性地起动电流单元11-14。起动的电流开关21-24在电流单元11-14和一个驱动电压VDD之间提供一条通路，以此来将电流单元11-14的一定的输出电流提供给电阻30。提供给电阻30的电流被转换成一定的电压信号经由电阻30作为输出。也就是说，数字信号D1-D4被转换成模拟信号。
图2在原理上表示了一个传统的数模转换器的框图。
在图2中表示的数模转换器在原理上涉及具有电流单元41，42，43和44，电流开关51，52，53，和54，负载电阻61和62，和锁存器63的4位数模转换器。
电流单元41-44输入一个驱动电压VDD并且分别输出一定的电流。单个的电流单元41-44基于它们不同的加权值而分别输出不同的电流量。
电流开关51-54响应数字信号D1-D4并且选择性地起动电流单元41-44。在此，电流开关51-54响应数字信号D1-D4，并且接着起动电流单元41-44以便反相和非反相的方式不同地输出电流。因此，从电流单元41-44产生的电流总是流过驱动电压VDD和地电压GND之间形成的路径。如此，一直通过电流开关51-54来保持电流单元41-44的导通，那么当在数模转换器执行数模转换时发生干扰的几率会有所降低，其细节将在后面描述。
图3A和3B是在原理上解释了由于在图1和图2中所表示的电流开关而产生的干扰的示意图。
图3A用以解释当图1中的电流开关，例如标号21被关断时产生的干扰。标号。图3A示出，当一个电流路径被关断而此时电流源11提供一个电流给地电压GND时，由于恢复节点A的电压提升到驱动电压VDD的现象而产生了干扰。
图3B是用以在原理上详细表示图2中的电流开关例如标号51的示意图。正如在图3B中表示的，电流开关51分别地由数字信号D和其反相数字信号/D不同地控制操作。当数字信号D在逻辑上是“高”，开关51a电连通电流源41和地GND，而，当数字信号D在逻辑上是“低”，开关51b电连通电流源41和地GND。因此，在图3B中表示的开关51与图3A中表示的电流开关相比大大降低了干扰。
图4是用于表示了基于图3B中的电流开关的原理而构成的数模转换器的一个单元电流开关和一个单元电流源的详细电路。
图4中表示的单元电流开关具有一个第一开关部分80和一个第二开关部分90。
第一开关部分80响应数字信号D接着输出一个电流源70的电流给第一输出端out1，同时第二开关部分90响应反相数字信号/D并输出电流源70的电流给第二输出端out2。因此，第一和第二开关部分80和90交替地操作以便将电流源70的电流输出给第一和第二输出端out1和out2。
第一开关部分80在数字信号D是逻辑“高”时导通一个PMOS晶体管84，以便将电流源70的电流输出给第一输出端out1。类似地，第二开关部分90在反相数字信号/D为逻辑“高”时导通一个PMOS晶体管94，以便将电流源70的电流输出给第二输出端out2。此时，当数字信号D为逻辑“低”时，第一开关部分80的NMOS81和82提供施加于NMOS82的栅极的电压Vb给PMOS晶体管84，以使电流源70的电流并不通过PMOS晶体管84提供给第一输出端out1。NMOS晶体管81是一个通过反相的数字信号/D而导通和关断的开关，NMOS82将NMOS晶体管81的源极电压限制在栅极电压Vb，并且将NMOS晶体管81的源极电压提供给PMOS晶体管84。因此，在一定程度上，将提供给PMOS晶体管84的电压范围变为降低了电压Vb，以至在第一输出端出现的干扰的绝对电压值变得低了。除了由反相的数字信号/D驱动第二输出端out2外，第二开关部分90的操作与第一开关部分80的操作是一样的，因此第二开关部分90的操作在此将被忽略。
同时，当电流源70的电流在数量上增加时，单元电流开关降低了其响应速度。为了解决其响应速度降低的问题，提供大量电流的电流开关的内电阻应当比提供少量电流的电流开关的内电阻要小。这就意味着，由于当数模转换器用上面的单元电流开关构成时，对应于MSB的单元电流开关驱动最大的电流量同时对应于LSB的单元电流开关驱动最小的电流量，那么可以将数模转换器设计成使每个单元电流开关具有不同的导通电阻值，所述导通电阻值取决于由单元电流开关分别驱动的电流量的大小。如果不论电流源的输出电流量是多少，用以导通/关断电流源的单元电流开关都具有相同的导通电阻，那么来自单个的电流源的电流会在不同的时间到达输出端，这导致了时间时滞(skew)。
图5A-图5D表示的是用以形成一个PMOS晶体管，例如标号84或94的过程的横截面图，当图4中的单元电流开关应用到一个4位数模转换器中时所构成的一个单元电流开关。
图5A表示的是形成提供给LSB的PMOS晶体管的过程的横截面图，图5D表示的是形成提供给MSB的PMOS晶体管的过程的横截面图，并且图5B和图5C分别表示的是形成的PMOS晶体管的过程的横截面图，所述PMOS晶体管顺序分配给LSB和MSB。
正如在图5A，5B，5C和5D表示的，传统的MOS晶体管有一个氧化层，例如，SiO2层，在其漏极和源极之间，通过增加SiO2层的宽度W而保持恒定的长度“L”来改变导通电阻。这样的过程有的优点是通过改变SiO2层的宽度W而很容易的改变PMOS晶体管的导通电阻，但是却出现了在PMOS晶体管的栅极(未表示出)和漏极之间形成的电容增加的问题。在PMOS晶体管的栅极和漏极之间形成的电容增加了响应于提供给PMOS晶体管的栅极的信号的导通和关断响应时间，并且导致了当电容增大时提供给PMOS晶体管的信号也通过其漏极的现象。也就是说，当这样一个PMOS晶体管在一个数字数模转换器的单元电流开关中使用时，由于发生了穿通现象而在数模转换器的输出端产生干扰。而且，由于当PMOS晶体管有不同的电容时单个PMOS晶体管有不同的响应时间，那么根据PMOS晶体管的响应时间的不同而发生时间时滞现象。因此，一个具有这样PMOS晶体管的数模转换器当其高速执行数模转换时，由于响应时间的不同而导致了数据值的误差，并且因为必须对于取样的时间间隔指定一个高容限，以补偿根据时间时滞而产生的误差，所以在执行数模转换时会出现问题。
【发明内容】
因此，本发明的一个方面是提供一个具有低时滞和低干扰的高速数模转换器。
为了实现以上方面，一个具有低时滞和低干扰的数字-模拟(D/A)转换器，包括有至少一个输出不同电流量的电流单元，和响应外部提供的数字信号而选择性地起动电流单元的电流开关。电流开关具有至少一个具有可调节的长宽比(aspect ratio)的MOS晶体管以使之具有一个恒定的电容负载而不论从电流单元来的输出电流量的大小，并且当由于恒定的电容负载而产生不同输出电流的电流单元导通和关断时，数模转换器降低了时滞和干扰的发生。
优选地，在MOS晶体管中，从MOS晶体管的源极到漏极的长度L与在长度L的垂直方向上形成的宽度W的倍数是一个恒定的数值而无论电流单元的电流量大小如何。
优选地，电容值是在MOS晶体管的栅极和源极之间，在MOS晶体管的栅极和漏极之间，以及在栅极和用于MOS晶体管的衬底之间的寄生电容的总和。
电流开关每个都有一个与电流单元的电流量成反比的导通电阻。
优选地，数模转换器进一步包括一个电压控制器，用以将导通和关断电流开关的电压电平降低到最小的电流开关的这作点。
优选地，电流开关一直交替地操作以在驱动电压和地之间为电流源形成电流路径。
优选地，电流单元以具有相同的输出电流量的温度计(thermom2ter)型形成。
更加优选地，电流单元被分成至少两个或更多的组，并且设计成各个划分的组有不同的电容负载。
以下，本发明将结合附图详细描述。
【附图说明】
本发明将结合以下的附图详细说明，其中相同的数字涉及同样的元件，其中：
图1是解释一个数模转换器的操作原理的示意图；
图2在原理上表示了一个传统的数模转换器的框图；
图3A和图3B在原理上解释了由于图1和图2中的表示的电流开关所产生的干扰的示意图；
图4是基于图3B中表示的电流开关而产生的用于数模转换器的单元电流开关和单元电流源的详细电路图；
图5A-图5D是横截面图，用于表示将图4中所示的单元电流开关应用到4位数模转换器时构成单元电流开关的PMOS晶体管的制作过程；
图6是根据本发明的典型实施例的数模转换器原理上的示意性框图；
图7表示的是在图6中所示的其中一个电流开关的详细电路图；
图8A是如图7所示的PMOS晶体管的制作过程的示意图；
图8B-图8E是用于表示当将如图8A所示的单元电流开关中的PMOS晶体管应用于如图7所示的电流开关时，提供在电流开关中的PMOS晶体管的制作过程的示意图；
图9A-图9C是用于比较传统的数模转换器和具有根据本发明的典型实施例的电流开关的数模转换器的输出波形示意图；和
图10是根据本发明的另一个实施例的图6所示的其中一个电流开关的示意图。
图11A和图11B是将传统的电流开关和具有根据本发明的可调节长宽比的MOS晶体管的电流开关的响应特性相比较的示意图。
典型实施例的详细描述
图6是根据本发明的典型实施例的数模转换器在原理上的示意性框图。
图6所示的数模转换器在原理上涉及4位数模转换器，其具有电流单元110，120，130和140，电流开关210，220，230，和240，负载电阻251和252，和锁存器300。
电流单元110-140被施加驱动电压VDD并且输出预定的电流。电流单元110-140每个具有一个基于其不同的加权值而不同的输出电流。
电流开关210-240响应数字信号D1，D2，D3，和D4并且选择性地起动电流单元110-140。也就是说，电流开关210-240响应数字信号D1-D4，并且不同地以反相或非反相的方式输出电流单元110-140的电流。因此，电流单元110-140的电流输出总是在驱动电压VDD和地GND之间形成电流通路。通过保持由电流开关210-240所电导通的电流单元110-140，当数模转换器执行数模转换时干扰产生的数量被降低了。
当数字信号按照取样时钟被施加到单独的电流开关210-240时，锁存器300匹配该时间。
负载电阻251和252将来自由电流开关210-240选择性地导通的电流源的电流总量转变成电压值。
图7是图6所示的电流开关210-240的详细电路。
图7中所示的电流开关分别用数字信号D和反相的数字信号/D从不同方式操作。当数字信号D为逻辑“高”时，导通NMOS晶体管212a以将地电压GND提供给PMOS晶体管213a的栅极。因此，PMOS晶体管213a在电流源110和输出端out1之间提供了一条电流路径。
当数字信号D为逻辑“低”时，NMOS晶体管212b导通以将地电压GND提供给PMOS晶体管213b的栅极。因此，导通PMOS晶体管213b以在电流源110和输出端out2之间提供一条电流路径。根据本发明的实施例的电流开关代表了在图7所示的PMOS晶体管213a和213b的特征。倘若在MOS晶体管的栅极和源极之间设计步骤，也就是说，在制作的步骤中，通过调整氧化层，例如SiO2层，的长-宽比，PMOS晶体管213a和213b的每一个都在其栅极和源极之间有一定的电容而无论的电流源110的电流量的大小如何。利用以上的恒定值的电容，应用电流开关的数模转换器具有降低时滞和干扰的效果，而无论每个电流单元的输出电流量的大小如何，其细节将在以后描述。
图8A是图7中所示的PMOS晶体管213a或213b的形成过程的剖面图。
标号410表示一个用于在一个P型的衬底上植入一个PMOS晶体管以形成沟道的n型阱。标号420表示在n型阱中形成的源极。标号430表示在n型阱中形成的漏极。标号440表示形成在源极420和漏极430之间的氧化层，例如，SiO2层。尽管在图7中没有表示出，但是沉淀在氧化层的金属形成了栅极。
同时，在栅极(未示出)和源极420之间形成的电容取决于氧化层的面积，例如起绝缘层作用的SiO2层。例如，图8A所示的PMOS晶体管具有一个与宽W和长L的乘积成正比而形成的寄生电容，其能用如下的方程式1来表述：
[方程式1]
C(总量)≌Cgs＝K·(W×L)
C(总量)表示在一个PMOS晶体管中形成的寄生电容的总量，Cgs表示在PMOS晶体管的栅极和源极之间的寄生电容，W和L每个分别表示氧化层的宽度和长度，并且K表示比例常数。方程式1用寄生电容的总量替换最能影响寄生电容的干扰和时滞的Cgs。
进一步地，一个PMOS晶体管的导通电阻能用如下的方程式2来表述：
[方程式2]
Ron＝μ·Cox·(Vgs-Vth-Vd)·(L/W)＝K·(L/W)
μ表示空穴移动速度，Cox表示氧化层的单位电容，W和L分别表示氧化层的宽度和长度，Vgs表示在栅极和源极之间的电压，Vth表示阈值电压，K表示比例常数。
也就是说，随着布置在源极420和漏极430之间的氧化层440的宽度W变得更宽，导通电阻变得更小，而随着氧化层的长度L变得更长，导通电阻变大。
图8B-图8E是在单元电流开关中所提供的PMOS晶体管的处理过程的示意图，该过程是所述单元电流开关，例如标号210-240在将图8A所示的单元电流开关的PMOS晶体管，标号213a或213b提供给如图7所示的电流开关时的过程。
图8B是一横截面图，用于表示响应第一位，也就是说最低有效位(LSB)，将在图6所示的电流开关之中的PMOS晶体管提供给电流开关240的处理过程。在图8B所示的PMOS晶体管形成的宽度W为25μm，长度L为2μm。因此，宽度W乘以长度L变为50μm2，并且导通电阻基于方程式2变为0.08×K(比例常数)。
图8C是横截面图，用于表示响应第二位将在图6所示的电流开关之中的PMOS晶体管提供给的电流开关230的处理过程。在图8C中所示的PMOS晶体管形成宽W为35.4μm，长L为1.4μm，因此宽度W乘以长度L变为49.6μm2，导通电压基于方程式2变为0.04×K(比例常数)。
图8D是一横截面图，用于表示响应第三位将在图6所示的电流开关之中的PMOS晶体管提供给电流开关220的处理过程。在图8D中所示的PMOS晶体管形成宽W为50μm，长L为1μm。因此，宽度W乘以长度L变为50μm2，并且导通电压基于方程式2变为0.02×K(比例常数)。
图8E是一横截面图，用于表示响应第四位也就是最大有效位，将在图6所示的电流开关中的PMOS晶体管提供给电流开关210的处理过程。，的
在图8E中所示的PMOS晶体管形成宽W为70.7μm，长L为0.71μm。因此，宽度W乘以长度L变为50.2μm2，并且导通电压基于方程式2变为0.01×K(比例常数)。
在图8B，8C，8D，和8E中所示的每个PMOS晶体管的氧化层的宽度W和长度L的乘积总是有一个恒定值(大约为50μm2)，所以，当一个n位数模转换器以提供有这样的PMOS晶体管的电流开关来构成时，用于转换位的单个电流单元具有相同的电容值。因此，对应于位的单个电流开关具有相同的响应时间而不论电流源的输出电流量大小如何，以此降低时滞，起动具有提供PMOS晶体管的电流开关的数模转换器来高速操作。
进一步地，在图8B，8C，8D，和8E中所示的PMOS晶体管的氧化层的宽度W和长度L的乘积总是恒定，但是每个PMOS晶体管具有不同的导通电阻。例如，对于最低有效位的具有最小输出电流量的电流开关具有0.08×K的导通电阻，而对于最大有效位的具有最大输出电流量的电流开关具有0.01×K的导通电阻，因此不会发生取决于电流输出量的响应时间延迟。
图9A，9B，和9C是传统的数模转换器和根据本发明的具有电流开关的数模转换器的输出波形相比较的示意图。
图9A所示的是应用图3A中所示的电流开关的数模转换器的输出波形的示意图，图9B所示的是应用图3B中所示的电流开关的数模转换器的输出波形的示意图，图9C所示的是应用根据本发明所示的电流开关的数模转换器的输出波形的示意图。
如图9A，9B，和9C所示，可以看出在应用了根据本发明的电流开关的数模转换器的输出波形的区域C中干扰与传统的数模转换器即相比于图9A和9B中区A和B的干扰相比，在发生频率和大小方面都是非常小的。这是因为根据本发明的电流开关具有恒定的寄生电容而不论输出电流量大小如何，这解决了用以驱动电流单元的数字信号D1-D4由于当传统的电流开关以更高的位操作时电容值变得更大而导致时滞和干扰的问题。进一步地，根据本发明的电流开关保持电容值的恒定而不论电流源的输出电流量大小如何，以此降低了对应于导致大的输出电流量上位的位由于从PMOS晶体管的栅极到源极的馈送通导电流而产生的干扰。
这是因为根据本发明的电流开关具有恒定的寄生电容而无论他们的输出电流量大小如何，解决了由于从PMOS晶体管的栅极到源极的馈送通导电流而产生的干扰的问题。
图10是根据本发明的典型实施如图6所示的电流开关210-240的其中之一的示意图。所示的实施例是应用图8B-8E中所示的PMOS晶体管的电流开关，它们与图7所示的电流开关具有相似的结构和操作，因此相同的数字代表相同的元件，同时相同元件的描述将被部分省略。
如图10中所示的电流开关具有一个第一开关部分210a和一个第二开关部分210b。
第一开关部分210a有NMOS晶体管215a，216a和217a串接在驱动电压VDD和地GND之间并且分别响应反相数字信号/D，控制电压Vb，数字信号D，PMOS晶体管218a，其源极连接到电流源的一个输出端，其栅极连接到NMOS晶体管217a的漏极，PMOS晶体管219a其源极连接到PMOS晶体管218a的漏极，其栅极连接到地GND，其漏极形成一个第一输出端out1。
当数字信号D为逻辑“高”时第一开关部分210a导通NMOS晶体管217a以连接PMOS晶体管218a的栅极和地GND。因此，PMOS晶体管218a在电流源110和输出端out1之间提供了一条电流通路。同时，提供给NMOS晶体管216a的栅极的控制电压Vb改变时，导入到NMOS晶体管216a的源极的电压增加或降低。例如，一旦3V电压提供给NMOS晶体管216b栅极，导入到NMOS晶体管216b的源极的电压就变为大约2V。即，当关断PMOS晶体管218a时，发生干扰的绝对电压值能被降低。PMOS晶体管218a提供了如图8B-8E所示的长宽比。
第二开关部分210b与第一开关部分210a具有相似的结构和操作，因此其描述省略。
图11A和11B是传统的电流开关和提供有根据本发明的具有可调节的长宽比的MOS晶体管的电流开关的响应特性相比较的示意图。
图11A表示的是图4中所示的电流开关按位表示的响应曲线图。
标号E代表用于产生最小输出电流量的第一位(LSB)的电流开关的响应曲线，标号F代表用于第二位的电流开关的响应曲线，标号G代表用于第三位的电流开关的响应曲线，标号H代表用于第四位(MSB)的电流开关的响应曲线，并且标号Vth代表PMOS晶体管的阈值电压。
如图11A中所示，可以看出具有最小输出电流量的标号E具有参照PMOS晶体管的阈值电压的最快的响应速度，而具有最大输出电量的标号H具有最低的响应速度。
图11B表示的是提供有根据本发明具有可调节长宽比的PMOS晶体管的电流开关的响应曲线图。
如上所述，根据本发明，因为由于每一个PMOS晶体管具有可调节长宽比，在对应于电流源的电流开关中形成恒定的电容，那么可以看出分别相应于每一位的响应曲线E′，F′，G′，和H′具有几乎一样的响应特性。
需要考虑的是，参照阈值电压Vth来得到相同的响应速度，并且当以高速执行数模转换时上述响应特性防止了数据错误，而不需要考虑每个位的响应时间而增加时间容限。
同时，当根据本发明的PMOS晶体管应用了体温计型数模转换器和综合型数模转换器时，其中综合型数模转换器除了传统的数模转换器外部分地应用了体温计型数模转换器，PMOS晶体管能够实现降低干扰和时滞的作用。
涉及数模转换器的体温计型与在数模转换器中提供的所有电流源有一样的输出电流量，并且通过按数字信号的加权值的比例增加或者减少导通电流源的数量来执行数模转换。因此，体温计型的特点在于电流源每个都具有恒定的寄生电容值，但体温计型数模转换器与一般的数模转换器相比在执行数模转换时需要更多的电流源。综合型数模转换方法涉及的数模转换方法为将电流源数N分成两组，传统的数模转换方法应用于所分组之一，体温计型数模转换方法应用于另一组。在应用综合型数模转换方法的数模转换器中中，当每个都具有根据本发明的PMOS晶体管的电流开关被应用于施加加权值的组的电流源时，就能够降低干扰和时滞。
如上所述，本发明可调节在电流开关中所提供的MOS晶体管寄生电容变成恒定而无论输出电流量大小如何，因此数模转换器能够实现在低时滞和干扰下高速操作。
当参照本发明典型实施例时，已经详细描述了本发明，而本领域的技术人员可以理解在不背离本发明的权利要求所定义的保护范围内的形式和细节上的各种变化。