等离子体显示面板 本申请要求2003年3月4日提交至韩国知识产权局的第2003-13421号申请的优先权，通过引用将该申请的公开内容结合在此。
【技术领域】
本发明涉及等离子体显示面板，更具体地涉及具有改善了的显示质量和较短的统计延迟的等离子体显示面板。
背景技术
等离子体显示面板为一利用等离子体现象的平面显示装置，由于当大于一定电平的电势被施加到位于非真空状态的一气体气氛中的彼此分开的两个电极上时，在该面板中产生放电，因此所述的等离子体现象也称为气体放电现象。所述气体放电现象被用来显示图像，并且该面板具有一基本矩阵结构，其中放电气体填充在两个衬底之间，并且电极彼此相对地交替设置在所述衬底上。
可以得到直流(DC)型或交流(AC)型的这种等离子体显示装置，而后者被更广泛地采用。
所述AC等离子体显示装置具有一基本结构，其中放电气体填充在两个衬底之间，并且电极彼此相对地交替设置在具有隔离肋(barrier rib)衬底上。一个电极被涂以一介电层以产生一壁电荷(wall charge)，而另一电极设置有一荧光层。
由于电极、隔离肋、介电层等通常利用低成本的印刷工艺制备，所以所述层比利用其他工艺制备的厚。厚薄膜层的形成状态与薄层工艺相比是不利的。
这种厚薄膜层造成的一个问题是所述放电产生的电子和离子溅射对所述介电层和下部电极的损伤，使得AC等离子体显示装置的寿命缩短。
为了降低放电时离子轰击效应，一几百纳米厚的钝化层被设置在所述介电层上。通常，该钝化层由MgO制成。一MgO钝化层能够降低所述放电电压并防止该介电层被溅射，使得AC等离子体显示装置的寿命延长。
然而，采用这种钝化层，由于其特性随诸如加热和沉积工艺等薄膜形成条件显著变化而难以保持显示质量。此外，该钝化层往往由于地址放电延迟时间(address discharge delay time)而造成地址丢失(address miss)和黑噪(black noise)，使得所要选择地发光单元无法工作。所述黑噪容易在某些区域产生，例如在屏幕中的发射区域和非发射区域之间的边界处。当不发生地址放电时或者甚至当地址放电强度很弱时可以发现所述的地址丢失现象。
为了避免这些问题，已经研究了与MgO形态相关的地址放电延迟时间，其结果显示于图1中。如图1所示，当MgO形态对应于烧结体时该放电延迟时间较短，并且该延迟随温度的增加成比例地减小，但是该放电延迟时间在-30℃或更低的温度下仍然大于1600ns。
日本专利公开平10-334809号公开了包括500到10,000ppm Si的MgO钝化层。然而，该公开仍然不能满足关于所述放电延迟时间的要求。
【发明内容】
本发明提供一种用于等离子体显示面板的钝化层组分，其中所实现的显示具有改善的质量和较短的统计时间。本发明还提供一种包括利用所述组分制作的钝化层的等离子体显示面板。
在一实施例中，本发明提供一等离子体显示装置，包括一第一衬底和一第二衬底，所述衬底之间形成有一预定间隙并大体上彼此平行设置；多个地址电极，形成在该第一衬底上；一第一介电层，形成在该第一衬底的前表面并覆盖所述地址电极；多个隔离肋，以预定高度安装在该第一介电层上以提供一放电空间；一荧光层，形成在该放电空间内；多个放电保持电极，设置在与该第一衬底相对的该第二衬底的前表面上并大体上垂直所述地址电极设置；一第二介电层，形成在该第二衬底的前表面上并覆盖所述放电保持电极；以及一钝化层，覆盖该第二介电层并包括MgO和掺杂元素Si和Fe。
【附图说明】
附图被结合在此并构成本说明书的一部分，用来说明本发明的一实施例，并与描述一同用以解释本发明的原理。
图1为显示与MgO形态相关的放电延迟时间的曲线图；
图2为根据本发明的等离子体显示面板的示意剖视图；
图3为显示根据本发明的示例1至3和比较例1和2的放电延迟时间的曲线图；
图4为显示根据本发明的参考例1至4和比较例3和4的放电延迟时间的曲线图；以及
图5为显示根据本发明的参考例1至4和比较例3和4的放电延迟时间的曲线图。
【具体实施方式】
现在将参照附图详细描述本发明的实施例。
本发明涉及等离子体显示面板的钝化层。根据本发明的等离子体显示面板的钝化层包括MgO基本材料和掺杂元素Si和Fe。该钝化层中Si含量优选地为从50到500ppm，更优选地为从80到350ppm。当Si含量在上述范围内时，放电延迟时间被最大程度地缩短。但是，当Si含量不在该范围内时，也即，小于50ppm或大于500ppm时，放电延迟时间被不利地延长。Fe含量的范围优选地为从15到90ppm，更优选地为从20到70ppm。由于根据Fe含量控制该放电延迟时间，所以如果Fe含量超出该范围，则放电延迟时间被不利地延长。
图2显示了根据本发明的包括所述钝化层的等离子体显示面板的一实施例。如图2所示，根据本发明的该等离子体显示面板包括第一衬底11和第二衬底1，，所述衬底间隔一预定间隙并大体上彼此平行设置(以下第一衬底被称为“下部衬底”而第二衬底被称为“上部衬底”)。多个地址电极13形成在下部衬底11上，并且介电层15形成在下部衬底11的前表面上并覆盖地址电极13。
多个隔离肋17以预定高度安装在介电层15上以提供放电空间，并且荧光层19形成在介电层15和隔离肋17的侧表面上。
此外，多个放电保持电极3形成在与下部衬底11相对的上部衬底表面上并垂直地址电极13设置。另一介电层7形成在上部衬底1的前表面上并覆盖放电保持电极3。包括MgO和掺杂元素Si和Fe的钝化层9被覆盖在介电层7上。
根据本发明的用于制造具有上述结构的等离子体显示面板的方法对于本领域普通技术人员来说是广为公知的，因此它的细节被省略掉。但是，以下将详细描述形成所述钝化层的方法，其为本发明的特征。
所述钝化层可以通过厚膜印刷方法或者利用等离子体的沉积方法来获得。该厚膜印刷方法导致离子溅射轰击相对较弱的膜，其难以降低放电保持电压和二次电子发射的放电初始电压。因此所述钝化层优选地通过沉积方法来制备。
所述等离子体沉积方法可以采用例如电子束沉积、离子镀或者磁控溅射等方法来获得所述钝化层。在这种情况下，相对于MgO基本材料的Si掺杂含量优选地为从50到500ppm，更优选地为从80到350ppm。Fe掺杂含量优选地为从15到90ppm，更优选地为从20到70ppm。
以下示例更详细地说明本发明。然而，可以理解的是本发明并不局限于这些示例。
依赖于Fe的放电延迟的测量
示例1
通过将铟锡氧化物涂敷在碱石灰玻璃制成的上部衬底上，放电保持电极被制作成根据传统方法的条形。
接着，设置有放电保持电极的上部衬底的前表面被铅基玻璃胶覆盖并加以烧结以提供一介电层。
包括MgO、Si和Fe的钝化层利用溅射方法被涂敷到所得到的介电层上以提供一上部面板。相对于MgO的Si和Fe含量分别为200ppm和15ppm。
示例2
上部面板采用与示例1相同的方法制作，除了相对于MgO的Fe含量为50ppm。
示例3
上部面板采用与示例1相同的方法制作，除了相对于MgO的Fe含量为90ppm。
比较例1
上部面板采用与示例1相同的方法制作，除了相对于MgO的Fe含量为10ppm。
比较例2
上部面板采用与示例1相同的方法制作，除了相对于MgO的Fe含量为150ppm。
图3显示了依赖于示例1至3及比较例1和2的钝化层中Fe含量的放电延迟时间。由于MgO为对环境温度变化敏感的材料，所以通过在低温(-10℃)、室温(25℃)和高温(70℃)下操作所获得的显示面板来测量所述放电延迟时间，以确定Si和Fe含量多大程度上可以降低MgO的温度敏感性。如图3所示，示例1至3的情况，其中Si含量为200ppm而Fe含量在15至90ppm范围内，改善了黑噪现象，因为它们相对于Fe含量为10ppm(比较例1)或150ppm(比较例2)的情况缩短了放电延迟时间。
依赖于Si的放电延迟的测量
参考例1
上部面板采用与示例1相同的方法制作，除了相对于MgO的Si含量为50ppm。
参考例2
上部面板采用与参考例1相同的方法制作，除了相对于MgO的Si含量为250ppm。
参考例3
上部面板采用与参考例1相同的方法制作，除了相对于MgO的Si含量为500ppm。
参考例4
上部面板采用与参考例1相同的方法制作，除了相对于MgO的Si含量为1500ppm。
比较例3
上部面板采用与参考例1相同的方法制作，除了相对于MgO的Si含量为15ppm。
比较例4
上部面板采用与参考例1相同的方法制作，除了相对于MgO的Si含量为5000ppm。
依赖于参考例1至4及比较例3和4的钝化层中Si含量的放电延迟时间被测量，结果显示在图4中。如图3所示，通过在-10℃、25℃和70℃下操作所获得的显示面板来确定环境温度如何影响所述放电延迟时间。
此外，依赖于温度和Si含量的参考例1至4及比较例3和4的放电延迟时间被测量，结果显示在图5中。如图5所示，如果添加50至500ppm含量的Si，则温度变化造成所述放电延迟时间改变很小。因此，所获得的显示面板表现出不依赖环境的稳定的显示质量。
如上所述，根据本发明的等离子体显示面板可以改善显示质量，因为其包括一定范围的Si和Fe。
虽然通过参考优选实施例已详细地描述了本发明，本领域普通技术人员将会理解，在不脱离所附权利要求书限定的本发明的精神和范围的情况下可以做出各种改进和替换。