用于高频功率器件的限压保护 发明背景
本发明一般体涉及一种大功率电力器件，尤其是本发明涉及半导体功率器件中的限压和静电放电保护。
在典型情况下，高频下工作的功率半导体器件如MESFET或双极晶体管被连接到用于输入频率和阻抗匹配的容性器件如分立MOSCAP。该分立MOSCAP器件与半导体晶体管芯片一起被安装在半导体封装中，并用合适的方式如引线键合法相互连接。
功率器件必须得到保护，使得免遭可能损坏或毁坏器件的输入电压过载的影响。此前，限压或静电放电器件(ESD)如齐纳二极管、雪崩二极管或晶体管被集成在功率晶体管芯片或功率集成电路芯片中。虽然功率芯片上元件的这种集成在制造过程中容易实现，但是ESD器件中采用功率芯片在功率芯片空间的损失方面付出的代价是高昂的。进而，静电放电器件的尺寸和灵活性连同分开测试静电放电器件和/或晶体管的能力一起应予折衷考虑。
本发明在于克服现有技术地功率器件结构中存在的这些限制。
发明概述
根据本发明，用于高频应用的功率晶体管器件包括第一分立半导体芯片中的功率晶体管、第二分立半导体芯片中的电容器和限压器件、以及用于容纳和密封第一和第二半导体芯片的封装。电连接器将第二芯片中的电容器和限压器件连接到第一芯片中的功率晶体管。
在本发明的优选实施例中，限压器件包括二极管或晶体管，而且电容器是被并联连接的MOSCAP。由于MOSCAP芯片具有足够的空间来制造限压或ESD器件，半导体芯片中有增大的空间可供功率晶体管使用，因而允许在制造功率器件中有较大的灵活性。
本发明以及其目的和特征将参照附图从下面的详细描述以及相关权利要求中更加容易明白。
附图的简要说明
图1A和1B是根据现有技术的封装后的功率晶体管的物理结构的电路图和平面图。
图2A，2B是根据本发明的一个实施例的功率晶体管器件的物理布局的电路图和平面图。
图3是根据本发明的一个实施例的MOSCAP和二极管的截面侧视图。
附图中相同的元件标以相同的参照数字。
例示实施例的详细说明
图1A和1B是根据现有技术的RF功率晶体管的物理布局的电路图和平面图。如图1A所示，通过可以为引线键合体的电感元件10和第一芯片21中的旁路电容器12将RF输入施加给功率器件。接着输入信号通过引线键合体14被施加到功率晶体管的，例如第二芯片22中的横向DMOS晶体管18的栅极16。在晶体管18的漏极20得到功率输出，而限压器件如齐纳二极管24被连接在功率晶体管18的栅极16与源极26之间以保护晶体管免遭输入端上电压尖峰的影响。如图1B所示，芯片21和芯片22被安装在半导体封装30内，用引线键合体14将芯片21中的电容器与ESD器件24和功率晶体管18相连接。
如上所述，虽然在具有功率晶体管18的芯片中设置静电放电器件24便于结构的制造，但是ESD器件占用宝贵的半导体芯片空间，并限制功率晶体管的灵活性和尺寸。进而，由于在制造中限压器件与功率晶体管相连接，所以该器件的测试较为困难。
根据本发明，尽管在芯片面积、工艺流程和结构方面所加的限制较少，将限压器件设置在电容器芯片上有助于限压器件的灵活性和测试。从而，成本降低，而且限压结构可以与晶体管和电容结构二者分开测试。
在图2A和2B中，ESD器件24设置在芯片21上，利用引线键合体10将MOSCAP12与ESD器件24连接，并且利用引线键合体14将MOSCAP12连接到芯片22中的功率FET上。
图3是示出了在芯片21的表面上形成的并且限压器件如二极管24在芯片21中制造的MOSCAP12的截面侧视图。在通过引线键合体14将二极管与MOSCAP12相连接之前，可以很容易测试二极管24的电学特性。此外，二极管24可以是齐纳或雪崩二极管或者限压晶体管结构。
根据本发明的功率晶体管消除了强加于功率晶体管芯片的限制，并具有测试和使用限压器件的灵活性。功率晶体管的管芯的成本得到降低而且在晶体管布局方面有较大的灵活性。虽然参照具体的实施例描述了本发明，但该描述为例示性的，不解释为对发明的限制。例如，虽然优选实施例包括MOSCAP半导体管芯中的ESD器件，但是也可以将单独的分立ESD或限压器件与MOSCAP和功率FET管芯一起安装在晶体管封装中。因此，虽然参照具体的实施例描述了本发明，但该描述为例示性的，不解释为对发明的限制。在不脱离所附权利要求所限定的本发明的宗旨和范围之内，本专业的技术人员可以进行各种修改和应用。