《一种高频超声激励电路和高频血管内超声系统.pdf》由会员分享，可在线阅读，更多相关《一种高频超声激励电路和高频血管内超声系统.pdf（13页珍藏版）》请在专利查询网上搜索。
1、(19)中华人民共和国国家知识产权局 (12)发明专利申请 (10)申请公布号 (43)申请公布日 (21)申请号 201610031248.3 (22)申请日 2016.01.18 (71)申请人 深圳开立生物医疗科技股份有限公 司 地址 518051 广东省深圳市南山区玉泉路 毅哲大厦4、 5、 8、 9、 10楼 (72)发明人 李仕柏 黎英云 韦毅 (74)专利代理机构 深圳市深佳知识产权代理事 务所(普通合伙) 44285 代理人 王仲凯 (51)Int.Cl. A61B 8/08(2006.01) A61B 8/00(2006.01) (54)发明名称 一种高频超声激励电路和高频血。
2、管内超声 系统 (57)摘要 本申请提供一种高频超声激励电路和高频 血管内超声系统， 所述电路包括： 时间延迟电路， 所述延时电路包括： 与所述现场可编辑门阵列中 的激励电路的第一输出端相连的第一延时电路， 与所述现场可编辑门阵列中的激励电路的第二 输出端相连的第二延时电路， 所述第一延时电路 用于对激励电路中的第一开关管的导通时间进 行亚纳秒量级范围内调整， 所述第二延时电路用 于对激励电路中的第二开关管的导通时间进行 亚纳秒量级调整； 通过所述FPGA和所述时间延迟 电路配合使用， 提高了驱动信号和驱动信号的时 间延迟的控制精度， 进而提高所述高频血管内超 声系统的图像质量。 权利要求书2。
3、页 说明书7页 附图3页 CN 105708497 A 2016.06.29 CN 105708497 A 1.一种高频超声激励电路， 其特征在于， 包括： 晶振； 现场可编辑门阵列， 所述现场可编辑门阵列的锁相环与所述晶振的输出端相连； 时间延迟电路， 所述延时电路包括： 与所述现场可编辑门阵列中的激励电路的第一输 出端相连的第一延时电路， 与所述现场可编辑门阵列中的激励电路的第二输出端相连的第 二延时电路， 所述第一延时电路用于对激励电路中的第一开关管的导通时间进行亚纳秒量 级范围内调整， 所述第二延时电路用于对激励电路中的第二开关管的导通时间进行亚纳秒 量级调整； 驱动电路， 所述驱动电。
4、路包括： 输入端与所述第一延时电路的输出端相连的反相器， 输 入端与所述反相器输出端相连的第一功率驱动器， 输入端与所述第二延时电路的输出端相 连的第二功率驱动器； 激励电路， 所述激励电路中的第一开关管的控制端通过第一隔直电容与所述第一功率 驱动器的输出端相连， 所述激励电路中的第二开关管的控制端通过第二隔直电容与所述第 二功率驱动器的输出端相连； 阳极与所述第一开关管的第一端相连的第一二极管； 阴极与所述第二开关管的第一端相连的第二二极管； 主绕组第一端与所述第一二极管的阴极、 第二二极管的阳极相连的高频变压器， 所述 高频变压器的主绕组的第二端接地； 串联在所述高频变压器的次级绕组的第一。
5、端和第二端之间的换能器， 所述次级绕组的 第二端接地。 2.根据权利要求1所述的高频超声激励电路， 其特征在于， 所述第一延时电路和第二延 时电路均包括： 第一电阻； 与所述第一电阻并联的第三二极管， 所述第三二极管的阴极与所述第一电阻的第一端 相连； 一端与所述第一电阻的第二端相连、 另一端接地的第三电容； 其中， 所述第一电阻为可调电阻和/或所述第三电容为可调电容， 所述第一电阻的第一 端作为延时电路的输入端， 所述第一电阻的第二端作为延时电路的输出端。 3.根据权利要求1所述的高频超声激励电路， 其特征在于， 所述第一延时电路调节所述 第一开关管的导通时间变化量的变化范围不小于预设值； 。
6、所述第二延时电路调节所述第二 开关管的导通时间变化量的变化范围不小于预设值； 所述预设值为锁相环PLL输出的一个高频时钟周期。 4.根据权利要求1所述的高频超声激励电路， 其特征在于， 所述激励电路包括： 第一开关管和第二开关管； 阳极与所述第一开关管的控制端相连、 阴极与所述第一开关管的第二端相连的第四二 极管； 一端与第一供电电源和所述第一开关管的第二端相连、 另一端接地的第四电容； 与所述第四二极管并联的第二电阻； 阳极与所述第二开关管的控制端相连、 阴极与所述第二开关管的第二端相连的第五二 权 利 要 求 书 1/2 页 2 CN 105708497 A 2 极管； 一端与第二供电电源。
7、和所述第二开关管的第二端相连、 另一端接地的第五电容； 与所述第五二极管并联的第三电阻。 5.根据权利要求1所述的高频超声激励电路， 其特征在于， 所述第一延时电路和第二延 时电路内均设置有LC震荡电路， 所述LC震荡电路中的电感的感抗值和/或电容的容抗值可 调。 6.根据权利要求1所述的高频超声激励电路， 其特征在于， 所述第一延时电路和第二延 时电路均包括： 第一电阻； 与所述第一电阻并联的第三二极管， 所述第三二极管的阴极与所述第一电阻的第一端 相连； 一端与所述第一电阻的第二端相连、 另一端接地的第三电容； 输入端与所述第一电阻第二端相连的LC振荡电路； 其中， 所述第一电阻的阻值、 。
8、所述第三电容的电容值、 所述LC震荡电路中的电抗的感抗 值和/或所述LC震荡电路中的电容的容抗值可调， 所述第一电阻的第一端作为延时电路的 输入端， 所述LC震荡电路的输出端作为延时电路的输出端。 7.一种高频血管内超声系统， 其特征在于， 应用有权利要求1-6任意一项公开的高频超 声激励电路。 权 利 要 求 书 2/2 页 3 CN 105708497 A 3 一种高频超声激励电路和高频血管内超声系统 技术领域 0001 本申请涉及电子电路技术领域， 更具体地说， 涉及一种高频超声激励电路和高频 血管内超声系统。 背景技术 0002 在超高频血管内超声系统(intravenous ultr。
9、asound， IVUS)中， 为了获得更优的 血管组织分辨率， 超声换能器激励频率通常高达60MHz。 高频激励电路通常采用金属-氧化 物半导体场效应管(metal-oxide semiconductor FET， 简称MOSFET)作为功率激励器件。 为 了提高电源效率， MOSFET工作在开关状态。 60MHz的开关频率， 要求MOSFET管打开和关闭控 制的时间准确度在1个纳秒以下。 MOSFET管开关时间稍有偏差就可能导致激励频率不准确、 激励电压不稳定、 激励波形畸变、 电路故障(MOSFET管损坏)， 从而降低超高频血管内超声系 统的成像质量和系统可靠性。 0003 参见图1和图。
10、2， 现有的血管内超声系统采用FPGA(FieldProgrammable Gate Array， FPGA以下简称FPGA)或MCU20输出阶跃信号201到时间延时电路30； 反向器NOT1和延 时线A的时间延迟经过与门AND后， 在C点形成等于激励脉冲周期的一半单脉冲207。 延时线B 和延时线C分别对与门AND输出的脉冲信号进行延时， 经过驱动电路40进行功率放大后， 控 制激励电路60输出对换能器60的激励信号206。 在该方案中， 激励信号206的频率由时间延 时电路中的反向器NOT1和延时线A决定， 不能由根据换能器60的特性灵活调整。 另一缺点 是， 延时线B和延时线C的时间延迟。
11、准确度会对激励信号的幅度和相位产生显著影响， 可能 引起电路故障或降低图像质量。 例如由于延时线B和延时线C的设置误差， 可能会引起D点驱 动信号208的负脉冲与E点209的正脉冲重叠， 而可能导致上管M1和下管M2同时导通， 引起电 路故障， 或由于上管M1或下管M2导通时间过短， 导致激励信号206的正电压或负电压过低， 产生的超声信号过小， 而引起图像质量降低。 通常延时线的时间延迟的精度和误差都较大， 延迟调整步长大多在几个纳秒以上， 例如maxim公司的DS140U芯片的最小时间调整步长是4 纳秒， 误差高达20。 对于60MHz以上激励频率的血管内超声系统， 半个周期小于8.4纳秒。
12、。 对于使用DS140U芯片， 时间延迟相对误差高达9.5， 因而， 该激励方案不能准确调整驱动 信号208和209的相对延迟 ， 可能会引起电路故障或图像质量降低。 0004 针对于图1中存在的问题， 参见图3， 现有的另一种实现方案是， 采用FPGA20直接产 生延迟信号， 取代时间延迟电路30， 该方案可以由软件根据换能器60特性灵活调整激励信 号206的频率。 但是经研究发现， 尽管FPGA20输出端口的时间延迟差异可以忽略， 但是由于 驱动电路40中的反向器NOT2、 功率驱动器41、 上管M1和下管M2的响应特性差异， 其累计时间 延迟差异通常在1个纳秒以上， 仍然存在不能准确调整。
13、驱动信号208和209的相对时间延迟 的问题， 引起电路故障和图像质量降低的根源仍然存在。 0005 以上提到现有两种高频血管内超声系统的换能器激励电路方案， 由于驱动信号 204和驱动信号205的时间延迟控制精度低， 用于产生60MHz以上激励信号时， 可能会导致电 路故障或成像质量降低的问题。 说 明 书 1/7 页 4 CN 105708497 A 4 发明内容 0006 有鉴于此， 本发明实施例提供一种高频超声激励电路和高频血管内超声系统， 以 实现降低电路的故障概率、 提高成像质量。 0007 为实现上述目的， 本发明实施例提供如下技术方案： 0008 一种高频超声激励电路， 包括：。
14、 0009 晶振； 0010 现场可编辑门阵列， 所述现场可编辑门阵列的锁相环与所述晶振的输出端相连； 0011 时间延迟电路， 所述延时电路包括： 与所述现场可编辑门阵列中的激励电路的第 一输出端相连的第一延时电路， 与所述现场可编辑门阵列中的激励电路的第二输出端相连 的第二延时电路， 所述第一延时电路用于对激励电路中的第一开关管的导通时间进行亚纳 秒量级范围内调整， 所述第二延时电路用于对激励电路中的第二开关管的导通时间进行亚 纳秒量级调整； 0012 驱动电路， 所述驱动电路包括： 输入端与所述第一延时电路的输出端相连的反相 器， 输入端与所述反相器输出端相连的第一功率驱动器， 输入端与。
15、所述第二延时电路的输 出端相连的第二功率驱动器； 0013 激励电路， 所述激励电路中的第一开关管的控制端通过第一隔直电容与所述第一 功率驱动器的输出端相连， 所述激励电路中的第二开关管的控制端通过第二隔直电容与所 述第二功率驱动器的输出端相连； 0014 阳极与所述第一开关管的第一端相连的第一二极管； 0015 阴极与所述第二开关管的第一端相连的第二二极管； 0016 主绕组第一端与所述第一二极管的阴极、 第二二极管的阳极相连的高频变压器， 所述高频变压器的主绕组的第二端接地； 0017 串联在所述高频变压器的次级绕组的第一端和第二端之间的换能器， 所述次级绕 组的第二端接地。 0018 优。
16、选的， 上述高频超声激励电路中， 所述第一延时电路和第二延时电路均包括： 0019 第一电阻； 0020 与所述第一电阻并联的第三二极管， 所述第三二极管的阴极与所述第一电阻的第 一端相连； 0021 一端与所述第一电阻的第二端相连、 另一端接地的第三电容； 0022 其中， 所述第一电阻为可调电阻和/或所述第三电容为可调电容， 所述第一电阻的 第一端作为延时电路的输入端， 所述第一电阻的第二端作为延时电路的输出端。 0023 优选的， 上述高频超声激励电路中， 所述第一延时电路调节所述第一开关管的导 通时间变化量的变化范围不小于预设值； 所述第二延时电路调节所述第二开关管的导通时 间变化量的。
17、变化范围不小于预设值； 0024 所述预设值为锁相环PLL输出的一个高频时钟周期。 0025 优选的， 上述高频超声激励电路中， 所述激励电路包括： 0026 第一开关管和第二开关管； 0027 阳极与所述第一开关管的控制端相连、 阴极与所述第一开关管的第二端相连的第 说 明 书 2/7 页 5 CN 105708497 A 5 四二极管； 0028 一端与第一供电电源和所述第一开关管的第二端相连、 另一端接地的第四电容； 0029 与所述第四二极管并联的第二电阻； 0030 阳极与所述第二开关管的控制端相连、 阴极与所述第二开关管的第二端相连的第 五二极管； 0031 一端与第二供电电源和所。
18、述第二开关管的第二端相连、 另一端接地的第五电容； 0032 与所述第五二极管并联的第三电阻。 0033 优选的， 上述高频超声激励电路中， 所述第一延时电路和第二延时电路内均设置 有LC震荡电路， 所述LC震荡电路中的电感的感抗值和/或电容的容抗值可调。 0034 优选的， 上述高频超声激励电路中， 所述第一延时电路和第二延时电路均包括： 0035 第一电阻； 0036 与所述第一电阻并联的第三二极管， 所述第三二极管的阴极与所述第一电阻的第 一端相连； 0037 一端与所述第一电阻的第二端相连、 另一端接地的第三电容； 0038 输入端与所述第一电阻第二端相连的LC振荡电路； 0039 其。
19、中， 所述第一电阻的阻值、 所述第三电容的电容值、 所述LC震荡电路中的电抗的 感抗值和/或所述LC震荡电路中的电容的容抗值可调， 所述第一电阻的第一端作为延时电 路的输入端， 所述LC震荡电路的输出端作为延时电路的输出端。 0040 一种高频血管内超声系统， 应用有上述任意一项公开的高频超声激励电路。 0041 基于上述技术方案， 本发明实施例提供的高频超声激励电路， 通过在所述FPGA与 所述驱动电路之间设置所述时间延迟电路， 所述时间延迟电路中的第一延时电路的设置使 得所述激励电路中第一开关管(上管)的导通时间产生了 1时间的延时， 第二延时电路的设 置使得所述第二开关管(下管)的导通时。
20、间产生了 4时间的延时， 通过合理的设置所述第一 延时电路和第二延时电路的延时参数， 可对所述第一开关管和第二开关管的导通时间进行 亚纳秒量调整。 进而通过所述FPGA和所述时间延迟电路配合使用， 提高了驱动信号和驱动 信号的时间延迟的控制精度， 进而实现了所述第一开关管和第二开关管的导通时间和延时 的精确控制， 可使得输出的激励脉冲幅度和宽度满足成像指标要求， 从而提高了应用所述 高频超声激励电路的高频血管内超声系统的电路故障率， 提高所述高频血管内超声系统的 图像质量。 附图说明 0042 为了更清楚地说明本发明实施例或现有技术中的技术方案， 下面将对实施例或现 有技术描述中所需要使用的附。
21、图作简单地介绍， 显而易见地， 下面描述中的附图仅仅是本 发明的实施例， 对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下， 还可以根据 提供的附图获得其他的附图。 0043 图1为现有技术中公开的一种高频超声激励电路的结构示意图； 0044 图2为图1中公开的高频超声激励电路中各个节点的波形示意图； 0045 图3为现有技术中公开的另一种高频超声激励电路的结构示意图； 0046 图4为本申请实施例公开的一种高频超声激励电路的结构示意图； 说 明 书 3/7 页 6 CN 105708497 A 6 0047 图5为本申请公开的高频超声激励电路中各个节点位置处的波形示意图； 0048 。
22、图6为本申请另一实施例公开的一种高频超声激励电路的结构示意图。 具体实施方式 0049 下面将结合本发明实施例中的附图， 对本发明实施例中的技术方案进行清楚、 完 整地描述， 显然， 所描述的实施例仅仅是本发明一部分实施例， 而不是全部的实施例。 基于 本发明中的实施例， 本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他 实施例， 都属于本发明保护的范围。 0050 针对于此， 本申请公开了一种新的高频超声激励电路， 用于将驱动电路中的上管 和下管的导通延时控制在亚纳秒量级， 以降低应用该高频超声激励电路的高频血管内超声 系统电路的故障率， 提高图像质量， 参见图4， 本申请实施例。
23、公开的高频超声激励电路包括： 0051 晶振10； 0052 FPGA20， 所述FPGA20的锁相环PLL与所述晶振10的输出端相连； 0053 时间延迟电路70， 所述延时电路70包括： 与所述FPGA20中的激励电路50的第一输 出端相连的第一延时电路71， 与所述FPGA20中的激励电路50的第二输出端相连的第二延时 电路72， 所述第一延时电路71用于对激励电路50中的第一开关管M1的导通时间进行亚纳秒 量级范围内调整， 所述第二延时电路72用于对激励电路50中的第二开关管M2的导通时间进 行亚纳秒量级调整； 0054 驱动电路40， 所述驱动电路40包括： 输入端与所述第一延时电路。
24、71的输出端相连 的反相器NOT2， 输入端与所述反相器NOT2的输出端相连的第一功率驱动器41， 输入端与所 述第二延时电路72的输出端相连的第二功率驱动器42； 0055 激励电路50， 所述激励电路50中的第一开关管M1的控制端通过第一隔直电容C1与 所述第一功率驱动器41的输出端相连， 所述激励电路50中的第二开关管M2的控制端通过第 二隔直电容C2与所述第二功率驱动器42的输出端相连， 所述第一开关管M1和第二开关管M2 优选为MOS管； 0056 阳极与所述第一开关管M1的第一端相连的第一二极管D1； 0057 阴极与所述第二开关管M2的第一端相连的第二二极管D2； 0058 主绕。
25、组第一端与所述第一二极管D1的阴极、 第二二极管D2的阳极相连的高频变压 器T， 所述高频变压器T的主绕组的第二端接地； 0059 串联在所述高频变压器T的次级绕组的第一端和第二端之间的换能器60， 所述高 频变压器T的次级绕组的第二端接地。 0060 在本申请上述实施例公开的技术方案中， 所述晶振10用于为FPGA20的锁相环PLL 提供参考时钟信号， 所述锁相环PLL输出的高频时钟信号作为所述FPGA20中的激励电路50 的工作时钟， 从而可实现对D、 E两点的输出驱动信号延时进行粗略控制。 例如锁相环PLL输 出的高频时钟频率500MHz时， 对所述D、 E两点的驱动信号的延时时间控制精。
26、度可达到2纳 秒。 0061 参见图4和图5， G位置的信号501用于对第一开关管M1的导通状态进行控制， 当所 述信号501为高电平时， 所述第一开关管M1导通， 当所述信号501为低电平时， 所述第一开关 管M1截止。 H位置的信号502对第二开关管M2的导通状态进行控制， 当所述信号502为高电平 说 明 书 4/7 页 7 CN 105708497 A 7 时， 所述第二开关管M2导通， 当所述信号502为低电平时， 所述第二开关管M2截止。 因而， 对 超声换能器进行激励时， 激励电路50输出到时间延时电路70的控制信号501和控制信号502 是两个时间错开的脉冲。 为了避免第一开关。
27、管M1和第二开关管M2同时导通， 两脉冲的时间 间隔 2应稍大于0； 同时， 为了得到接近于正负矩形的激励波形， 即所述第一开关管M1和第 二开关管M2的导通时间差值 3尽可能小， 对应的所述控制信号501和控制信号502高电平的 间隔时间 2也应尽可能小。 对 2的上述相矛盾要求， 需要对其进行精准控制， 以实现最优成 像指标。 0062 另外， 如果第一开关管M1的导通时间过小， 会导致F点处的激励正脉冲510的幅度 将可能较低； 对于第二开关管M2也类似， 如果第二开关管M2的导通时间过小， 会导致F点处 的激励负脉冲512的幅度将可能较低。 因而， 如果第一开关管M1和第二开关管M2的。
28、导通时间 过小、 不一致， 都将会引起激励频率不准确、 激励电压不稳定、 激励波形畸变， 进而导致高频 血管内超声系统图像质量降低。 因而， 需要对第一开关管M1和第二开关管M2的导通时间进 行精确控制， 通过对所述第一开关管M1和第二开关管M2的导通时间调节第一开关管和第二 开关管导通时间的相对延时。 0063 在本申请上述实施例公开的技术方案中， 通过在所述FPGA20与所述驱动电路40之 间设置所述时间延迟电路70， 所述时间延迟电路70中的第一延时电路71的设置使得所述激 励电路50中第一开关管M2(上管)的导通时间产生了 1时间的延时， 第二延时电路72的设置 使得所述第二开关管M2。
29、(下管)的导通时间产生了 4时间的延时， 通过合理的设置所述第一 延时电路71和第二延时电路72的延时参数， 可对所述第一开关管M1和第二开关管M2的导通 时间进行亚纳秒量调整。 进而通过所述FPGA20和所述时间延迟电路70配合使用， 提高了驱 动信号505和驱动信号506的时间延迟的控制精度， 进而实现了所述第一开关管M1和第二开 关管M2的导通时间和延时的精确控制， 可使得F位置的激励脉冲幅度和宽度满足成像指标 要求， 从而提高了应用所述高频超声激励电路的高频血管内超声系统的电路故障率， 提高 所述高频血管内超声系统的图像质量。 0064 可以理解的是， 本申请上述实施例公开的高频超声激。
30、励电路， 所述第一延时电路 71和第二延时电路72可以为现有技术中常用的可调节延时电路， 只要保证其能够对所述第 一开关管M1和第二开关管M2的导通时间进行亚纳秒量级调整， 优选的， 所述延时电路可调 整所述第一开关管M1和第二开关管M2的导通时间的变化量应不小于应不小于锁相环PLL输 出的一个高频时钟周期， 即在所述第一延时电路71的控制下， 所述第一开关管的最大导通 时间和最小导通时间的差值不小于锁相环PLL输出的一个高频时钟周期， 在所述第二延时 电路72的控制下， 所述第二开关管的最大导通时间和最小导通时间的差值不小于锁相环 PLL输出的一个高频时钟周期。 0065 此外， 本申请还公。
31、开了一种结构简单， 成本低的延时电路， 用于作为本申请上述实 施例公开的所述第一延时电路71和第二延时电路72， 参见图6， 所述第一延时电路71和第二 延时电路72均包括： 0066 第一电阻R1； 0067 与所述第一电阻R1并联的第三二极管D3， 所述第三二极管D3的阴极与所述第一电 阻R1的第一端相连； 0068 一端与所述第一电阻R1的第二端相连、 另一端接地的第三电容C3； 说 明 书 5/7 页 8 CN 105708497 A 8 0069 其中， 所述第一电阻R1的第一端作为延时电路的输入端， 所述第一电阻R1的第二 端作为延时电路的输出端， 所述第一电阻R1为可调电阻和/或。
32、所述第三电容C3为可调电容， 即所述第一电阻R1和第三电容C3之间只要有一个为可调节器件， 通过调节该可调节器件， 实现对所述第一开关管和第二开关管的导通延时进行亚纳秒量级范围内调节。 0070 当所述第一延时电路71和第二延时电路72采用上述结构时， 所述时间延迟电路70 中的第一电阻R1和第三电容C3构成的低通滤波器， 适当的电容值和电阻值可对输入正脉冲 信号实现02ns的连续时间延迟调整， 上述电路中， 第三二极管D3的作用是只对正脉冲的 上升沿进行延迟， 所述正脉冲的下降沿保持不变。 例如， 调节所述第一电阻R1的电阻值或第 三电容C3的电容值， 使得G位置处的波形经过该第一延时电路延。
33、迟处理后， 得到I位置处的 波形503， I位置处的波形503与G位置处的波形501相比， 其上升沿产生了 1时间的延迟， 下 降沿的时刻保持不变。 以上过程实现了对正脉冲信号的延迟， 经过驱动电路40后， 得到D位 置处的驱动波形505， 可见， 所述第一延时电路71将所述第一开关管M1的导通时间减小了 1。 与此类似， 可以调整第二延时电路72中的第一电阻R1的阻值或第三电容C3的电容值， 可 将H位置处输入的正脉冲时间延迟调整 4时间， 经过驱动电路后， 得到E位置处的驱动波形 506， 从而可将第二开关管M2的导通时间减小了 4。 用户可以依据自身需求调节所述 1和 4 的大小， 进而。
34、实现对F位置处的激励脉冲的幅度和宽度进行调整， 使其满足成像指标要求， 从而提高成像质量。 0071 可以理解的是， 所述第一延时电路71和第二延时电路72除了采用上述方案中的电 阻或电容进行延时调节外， 还可以采用LC震荡电路进行延时调节， 即， 所述第一延时电路71 和第二延时电路72内均设置有LC震荡电路， 所述LC震荡电路中的电感的感抗值和/或电容 的容抗值可调， 通过调节所述LC震荡电路中的电感的感抗值或电容的容抗值， 实现对所述 第一开关管和第二开关管的导通延时进行亚纳秒量级范围内调节。 0072 当然， 所述LC震荡电路也可以与本申请上述实施例公开的延时电路的具体结构相 结合， 。
35、形成新的延时电路， 即， 本申请上述实施例公开的所述第一延时电路71和第二延时电 路72均可以包括： 0073 第一电阻R1； 0074 与所述第一电阻R1并联的第三二极管D3， 所述第三二极管D3的阴极与所述第一电 阻R1的第一端相连； 0075 一端与所述第一电阻R1的第二端相连、 另一端接地的第三电容C3； 0076 输入端与所述第一电阻R1第二端相连的LC振荡电路； 0077 其中， 所述第一电阻R1的阻值、 所述第三电容C3的电容值、 所述LC震荡电路中的电 抗的感抗值和/或所述LC震荡电路中的电容的容抗值可调， 所述第一电阻R1的第一端作为 延时电路的输入端， 所述LC震荡电路的输。
36、出端作为延时电路的输出端。 0078 可以理解的是， 本申请上述实施例公开的所述激励电路50具体可以包括： 0079 第一开关管M1和第二开关管M2； 0080 阳极与所述第一开关管M1的控制端相连、 阴极与所述第一开关管M2的第二端相连 的第四二极管D4； 0081 一端与第一供电电源+HV和所述第一开关管M1的第二端相连、 另一端接地的第四 电容C4； 说 明 书 6/7 页 9 CN 105708497 A 9 0082 与所述第四二极管D4并联的第二电阻R2； 0083 阳极与所述第二开关管M2的控制端相连、 阴极与所述第二开关管M2的第二端相连 的第五二极管D5； 0084 一端与第。
37、二供电电源-HV和所述第二开关管M2的第二端相连、 另一端接地的第五 电容C5； 0085 与所述第五二极管D5并联的第三电阻R3。 0086 可以理解的是， 除了上述 0087 设置于所述第一延时电路的输出端和反相器的输入端之间的第一LC震荡电路； 0088 设置于所述第二延时电路的输出端与所述第二功率驱动器输入端之间的第二LC 震荡电路。 0089 可以理解的是， 针对于上述高频超声激励电路， 本申请还公开了一种高频血管内 超声系统， 该系统可应用有上述任意一项公开的高频超声激励电路。 0090 本说明书中各个实施例采用递进的方式描述， 每个实施例重点说明的都是与其他 实施例的不同之处， 。
38、各个实施例之间相同相似部分互相参见即可。 对于实施例公开的装置 而言， 由于其与实施例公开的方法相对应， 所以描述的比较简单， 相关之处参见方法部分说 明即可。 0091 对所公开的实施例的上述说明， 使本领域专业技术人员能够实现或使用本发明。 对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的， 本文中所定义的 一般原理可以在不脱离本发明的精神或范围的情况下， 在其它实施例中实现。 因此， 本发明 将不会被限制于本文所示的这些实施例， 而是要符合与本文所公开的原理和新颖特点相一 致的最宽的范围。 说 明 书 7/7 页 10 CN 105708497 A 10 图1 图2 图3 说 明 书 附 图 1/3 页 11 CN 105708497 A 11 图4 图5 说 明 书 附 图 2/3 页 12 CN 105708497 A 12 图6 说 明 书 附 图 3/3 页 13 CN 105708497 A 13 。